Ingeniería Electrónica
Permanent URI for this collectionhttp://98.81.228.127/handle/20.500.12404/12
Browse
4 results
Search Results
Item Diseño e implementación de un interfaz de comunicación inalámbrica de bajo consumo para un electrocorticograma de implante siguiendo el protocolo IEEE 802.15.4(Pontificia Universidad Católica del Perú, 2017-02-20) Fabián Bernal, Oscar Miguel; Alcántara Zapata, José DanielEl presente trabajo de tesis desarrolla el diseño e implementación de un interfaz de comunicación inalámbrica, para la lectura de actividad neuronal en mamíferos superiores, a través un Electrocorticograma (ECoG) de implante. Las señales adquiridas por 6 electrodos de medición son acondicionadas a través de etapas de filtrado y amplificación, logrando un ancho de banda de 100Hz y voltajes en el rango de 0 a 3.3V en cada canal. Las señales anteriormente acondicionadas, son tomadas como parámetros de entrada de la interfaz que se desarrolla. Las lecturas de cada uno de los electrodos son digitalizadas, recolectadas, y transmitidas inalámbricamente fuera del animal hacia un módulo exterior inalámbrico. La transmisión se realiza a través del protocolo IEEE 802.15.4 a 2.4 Ghz a una velocidad de 250Kbps. Este módulo externo transmite las lecturas adquiridas inalámbricamente hacia una computadora por medio del UART, para finalmente ser visualizadas a través de una interfaz gráfica desarrollada en Matlab. La etapa de comunicación inalámbrica está conformada por dos nodos: uno dentro del animal, y el otro fuera del mismo. Debido a que el nodo interno es implantado, se desarrolla un protocolo de sincronización tolerante a errores y/o pérdidas de paquetes propios de la transmisión inalámbrica. Además, debido a que no se tiene acceso al nodo interno, se debe reducir el consumo de potencia del mismo. Se desarrolla el diseño de una tarjeta de radio digital a 2.4Ghz utilizando el software Cadsoft Eagle en la versión 6.4 Light. Entre los resultados obtenidos encontramos bajo consumo de potencia debido a que el modulo interno tiene un ciclo de trabajo de 12.5% cuando se encuentra a la espera de peticiones de enlace, una frecuencia de muestreo de 200Hz para la lecturas de señales cerebrales, y un protocolo de sincronización tolerante a errores. Se desarrollan pruebas para la verificación del funcionamiento de cada una de las etapas del sistema propuesto.Item Elaboración de un sistema de cosecha de energía utilizando un transductor electromagnético(Pontificia Universidad Católica del Perú, 2015-06-03) Queccara Castilla, Eduardo José; Alcántara Zapata, José DanielEn el presente trabajo se elaboró un sistema de cosecha de energía, utilizando un generador eléctrico como el elemento que convierte el esfuerzo biomecánico en energía eléctrica y una batería litio – ión como dispositivo de acopio energético. El prototipo diseñado, se basa en modelos aplicados en sistemas de cosecha que utilizan fuentes variadas de energía, descritas en la literatura. [10] El sistema se divide en cuatro bloques funcionales: Generador, Rectificador, Conversor elevador y batería. Solo los bloques rectificador y conversor son descritos y diseñados de manera independiente, para reunirse con los otros bloques y dar como resultado el prototipo propuesto. El trabajo se llevó a cabo mediante dos versiones físicas del sistema (A y B). Ambas implementadas usando elementos discretos. La versión A del sistema permite la verificación de la teoría revisada y observar los parámetros adecuados para la versión B, sistema diseñado considerando la portabilidad y efectividad del equipo final a presentar, eso incluye considerar elementos de bajo consumo. El circuito impreso requerido, se diseña utilizando el software Cadsoft Eagle en su versión 6.3. Se usa un mecanismo comercial de una linterna de manivela para llevar esfuerzo humano hacia el generador. Entre los resultados obtenidos que cabe resaltar, se tiene un circuito físico que reúne los convertidores cuyas dimensiones son de 2.6 por 2.1 cm de área y el generador acoplado al mecanismo comercial puede inyectar valores de corriente alrededor de 200mA en la batería. Se muestra experiencias de recarga de la misma usando el sistema propuesto.Item Diseño de un sistema de adquisición de datos utilizando el protocolo usb en un microcontrolador AVR(Pontificia Universidad Católica del Perú, 2014-06-11) Nole Calle, Richard Armando; Alcántara Zapata, José DanielExisten diversas tecnologías de comunicación con una computadora para la adquisición de datos, entre los más comunes se encuentran: PCI, USB, Ethernet, Firewire, puerto serial, etc. Dentro de ellos, el USB destaca por su configuración automática, bajo costo y facilidad de uso. A pesar de existir varios sistemas de adquisición de datos en el mercado, su uso se ve restringido debido a sus altos costos y por poder usarlo sólo con las aplicaciones y drivers del proveedor. En el presente trabajo se diseña un sistema de adquisición de datos con interface USB utilizando un microcontrolador Atmel de la familia AVR XMEGA, buscando en todo momento obtener la máxima tasa de transferencia posible. Para ello se desarrolla una aplicación en el microcontrolador que permita leer datos adquiridos de cuatro canales del ADC del microcontrolador. Asimismo, se desarrolla una clase USB propietaria que define cómo se van a trasferir los datos, qué tipo de transferencias USB se van a usar y cuál va a ser su máxima tasa de transferencia posible. En el lado de la computadora, se desarrolla una aplicación en lenguaje C que permita a la computadora poder comunicarse con el microcontrolador a través del bus USB. Para el desarrollo del firmware del microcontrolador se tomó como base el framework USB que provee Atmel (ASF 3.1.3, Atmel Software Framework), y posteriormente fue implementado en la tarjeta de evaluación XMEGA – A3BU XPLAINED con una frecuencia de CPU de 32MHz. Se obtuvo que en promedio se puede transmitir datos a 8.46Mbps usando un alto nivel de optimización del compilador. Se concluye que si se quiere obtener mejores tasas de transferencia se debe mejorar una serie de factores como: MIPS del microcontrolador y optimización del framework USB de Atmel. Finalmente, se recomienda portar este trabajo a microcontroladores que soporten el modo “Alta Velocidad” (del inglés High Speed) del USB 2.0, cuya velocidad por bit es de 480Mbps, así como desarrollar las etapas de preprocesamiento de las señales: amplificación, filtrado, e aislamiento de las señales que se quieran enviar por la interfaz USB.Item Sistema de adquisición de señales biomédicas sobre FPGA(Pontificia Universidad Católica del Perú, 2011-10-24) Mesía Benito, Catherine Nathalie; Alcántara Zapata, José Daniel; Callupe Pérez, Rocío LilianaEl sistema de Adquisición de señales es un dispositivo que se encarga de adquirir diferentes señales generadas por el cuerpo humano. Dichas señales representan las diferentes funciones o actividades como la del corazón, musculo o cerebro. En la actualidad diferentes universidades e institutos de investigación utilizan equipos de adquisición, pero estos no ofrecen flexibilidad en su arquitectura. En el presente trabajo se desarrolla el diseño de un Sistema de Adquisición de señales biomédicas sobre FPGA para adquirir señales ECG, EMG y EEG que tiene una amplitud entre 100uV a 10mV y se encuentran en un rango de frecuencias de 0.01Hz a 10KHz. El diseño abarca desde la digitalización, la transmisión y visualización de los datos en el software diseñado. Además se tiene en cuenta la norma de estándar eléctrico IEC 60601 para equipos médicos. A continuación se describe las partes que conforman este documento: Capitulo 1 muestra problemática de los dispositivos en el área de investigación. Así mismo se describe las características y las tendencias que existen en la actualidad. Además se menciona cual es la demanda y los usuarios de dichos equipos. El capítulo 2 presenta el estado de arte de cada etapa del sistema de adquisición, las tecnologías que se desarrollaron dentro de cada etapa y el fundamento teórico que se utiliza en la tesis. En capitulo 3 se muestra el diseño del Sistema de Adquisición. Se establece los objetivos de la tesis y la metodología que se utilizada para el desarrollo. Después se muestra el diagrama de bloques, la selección de cada componente, los diagramas esquemáticos, descripción del hardware del FPGA y la descripción de cada etapa. El capitulo 4 presenta los resultados obtenidos en las pruebas de cada bloque descrito en el FPGA, la prueba de software. Cada resultado obtenido dentro de cada etapa, además el presupuesto para la implementación del sistema. Finalmente se presenta las conclusiones y recomendaciones generadas después de haber realizado el presente trabajo de tesis.