Implementación del método gradiente conjugado en un FPGA arquitectura Spartan 6
dc.contributor.advisor | Rodríguez Valderrama, Paúl Antonio | es_ES |
dc.contributor.author | Sosa Cordova, Stefano André | es_ES |
dc.date.accessioned | 2014-07-25T20:19:37Z | es_ES |
dc.date.available | 2014-07-25T20:19:37Z | es_ES |
dc.date.created | 2004 | es_ES |
dc.date.issued | 2014-07-25 | es_ES |
dc.description.abstract | Resolver un sistema de ecuaciones lineales simult´aneas es un problema fundamental en el algebra lineal num´erica, y una de las etapas elementales en simulaciones cient´ıficas. Ejemplos son los problemas de ciencias e ingenier´ıa modelados por ecuaciones diferenciales ordinarias o parciales, cuya soluci´on num´erica est´a basada en m´etodos de discretizaci´on que conducen a sistemas de ecuaciones lineales. Estos sistemas pueden ser resueltos de manera directa; sin embargo, cuando el orden del sistema es demasiado grande el costo computacional se incrementa. Ante esta situaci´on se emplean m´etodos iterativos, los cuales son m´as eficientes y tienen una menor demanda computacional (p.e: Jacobi, Gauss-Seidel, Gradiente Conjugado, etc.). En el presente trabajo se presenta un sistema digital basado en un procesador, un coprocesador y una memoria externa que desarrolla el m´etodo del Gradiente Conjugado. El sistema fue implementado en la arquitectura Spartan-6, la cual cuenta con un softprocessor de 32 bits llamado MicroBlaze y el FPGA propiamente dicho. MicroBlaze dirige el flujo del algoritmo, adem´as de desempe˜nar las operaciones m´as sencillas (sumas vectoriales, productos internos, divisiones, etc). En tanto, en el FPGA se implement´o un coprocesador, el cual fue descrito en VHDL, que se encarga de la operaci´on de mayor costo computacional: el producto Matriz - Vector. El procesador y el coprocesador se comunican mediante interfaces unidireccionales basadas en unidades FIFO llamadas Fast Simplex Link (FSL). Se emple´o el entorno EDK (Embedded Development Kit) de la empresa Xilinx, para configurar el procesador, los perif´ericos y el coprocesador; y se emple´o la plataforma Atlys de la empresa Digilent para implementar el sistema propuesto. La implementaci´on final es aproximadamente 2 veces m´as r´apida y tiene una eficiencia de 0.25, respecto de la implementaci´on de referencia que se desarroll ´o empleando solo el procesador. El orden que sigue la tesis es el siguiente: En el primer cap´ıtulo se presenta el contexto de la tesis y se define puntualmente el problema que se desea resolver. En el segundo cap´ıtulo se cubre la mayor´ıa de aspectos te´oricos necesarios. La arquitectura propuesta, y los detalles de los componentes del sistema se especifican en el cap´ıtulo tres. Por ´ultimo, se presentan los resultados en el cap´ıtulo cuatro, seguido de las conclusiones. | es_ES |
dc.identifier.uri | http://hdl.handle.net/20.500.12404/5464 | |
dc.language.iso | spa | es_ES |
dc.publisher | Pontificia Universidad Católica del Perú | es_ES |
dc.publisher.country | PE | es_ES |
dc.rights | Atribución-NoComercial-SinDerivadas 2.5 Perú | * |
dc.rights | info:eu-repo/semantics/openAccess | es_ES |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/2.5/pe/ | * |
dc.subject | Algoritmos | es_ES |
dc.subject | Sistemas lineales | es_ES |
dc.subject | Dispositivos lógicos programables | es_ES |
dc.subject.ocde | https://purl.org/pe-repo/ocde/ford#2.02.01 | es_ES |
dc.title | Implementación del método gradiente conjugado en un FPGA arquitectura Spartan 6 | es_ES |
dc.type | info:eu-repo/semantics/bachelorThesis | es_ES |
renati.advisor.dni | 07754238 | |
renati.discipline | 712026 | es_ES |
renati.level | https://purl.org/pe-repo/renati/level#tituloProfesional | es_ES |
renati.type | https://purl.org/pe-repo/renati/type#tesis | es_ES |
thesis.degree.discipline | Ingeniería Electrónica | es_ES |
thesis.degree.grantor | Pontificia Universidad Católica del Perú. Facultad de Ciencias e Ingeniería | es_ES |
thesis.degree.level | Título Profesional | es_ES |
thesis.degree.name | Ingeniero Electrónico | es_ES |
Files
Original bundle
1 - 1 of 1
- Name:
- SOSA_STEFANO_METODO_GRADIENTE_FPGA_ARQUITECTURA_SPARTAN_6.pdf
- Size:
- 2.12 MB
- Format:
- Adobe Portable Document Format
License bundle
1 - 1 of 1
No Thumbnail Available
- Name:
- license.txt
- Size:
- 1.71 KB
- Format:
- Item-specific license agreed upon to submission
- Description: