Show simple item record

dc.contributor.advisorMonge Osorio, Manuel Alejandroes_ES
dc.contributor.advisorRaygada Vargas, Erick Leonardoes_ES
dc.contributor.authorCerida Rengifo, Sammyes_ES
dc.date.accessioned2014-07-25T15:06:03Zes_ES
dc.date.available2014-07-25T15:06:03Zes_ES
dc.date.created2014es_ES
dc.date.issued2014-07-25es_ES
dc.identifier.urihttp://hdl.handle.net/20.500.12404/5463es_ES
dc.description.abstractEl presente trabajo de tesis consiste en el dise~no de un circuito ampli cador para ser utilizado en un sistema de adquisici on de se~nales neuronales. La topolog a del dise~no se baso en un ampli cador cascodo plegado completamente diferencial (fully-di erential folded-cascode, FDFC) adaptado a una topolog a de reciclaje (recycling [6]) en la cual se reutilizan corrientes que normalmente no se utilizan en la topolog a convencional. Los requerimientos m as importantes para este dise~no son su baja potencia y peque~na area debido al tipo de aplicaci on al que esta enfocado este trabajo. El bajo ruido referido a la entrada tambi en es un par ametro cr tico ya que el rango de voltaje de las se~nales neuronales pueden tener amplitudes tan peque~nas como 1 V . La tecnolog a en que se realiz o el dise~no es AMS0;35 m en el software CADENCE el cual utiliza el simulador SPECTRE empleando el modelo BSIM3V3. Asimismo, se valid o el buen funcionamiento del circuito mediante las simulaciones correspondientes de circuitos de bancos de pruebas (testbench). Los resultados destacables del ampli cador son su ruido referido a la entrada de 1;59 V , potencia de 105;98 W para una alimentaci on de 3;3V , una ganancia de lazo abierto de 113;7dB, ganancia de lazo cerrado de 45;5dB y un ancho de banda de 7;512kHz. El area total del circuito ampli cador es 0;122mm2.es_ES
dc.description.uriTesises_ES
dc.language.isospaes_ES
dc.publisherPontificia Universidad Católica del Perúes_ES
dc.rightsAtribución-NoComercial-SinDerivadas 2.5 Perúes_ES
dc.rightsinfo:eu-repo/semantics/openAccesses_ES
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/2.5/pe/es_ES
dc.sourcePontificia Universidad Católica del Perúes_ES
dc.sourceRepositorio de Tesis - PUCPes_ES
dc.subjectAmplificadores (Electrónica)--Diseño y construcciónes_ES
dc.subjectCircuitos integradoses_ES
dc.subjectSistemas electrónicoses_ES
dc.titleDiseño de un amplificador de señales neuronales de bajo ruido y bajo consumo de potenciaes_ES
dc.typeinfo:eu-repo/semantics/bachelorThesises_ES
thesis.degree.nameIngeniero Electrónicoes_ES
thesis.degree.levelTítulo Profesionales_ES
thesis.degree.grantorPontificia Universidad Católica del Perú. Facultad de Ciencias e Ingenieríaes_ES
thesis.degree.disciplineIngeniería Electrónicaes_ES


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record

Atribución-NoComercial-SinDerivadas 2.5 Perú
Except where otherwise noted, this item's license is described as Atribución-NoComercial-SinDerivadas 2.5 Perú