Show simple item record

dc.contributor.advisorSaldaña Pumarica, Julio César
dc.contributor.authorMarín Talledo, Rodrigo
dc.date.accessioned2022-12-01T21:19:41Z
dc.date.available2022-12-01T21:19:41Z
dc.date.created2022
dc.date.issued2022-12-01
dc.identifier.urihttp://hdl.handle.net/20.500.12404/23875
dc.description.abstractEl presente trabajo de tesis consiste en el diseño de un circuito de rechazo de rizado para un amplificador chopper de señales neuronales con voltaje de alimentación menor a 1V. Este diseño está orientado a trabajar en un sistema de adquisición de señales neuronales, capaz de detectar la actividad de una sola neurona, de modo que las señales a acondicionar presentan frecuencias que van de 100 Hz a 10 KHz y amplitudes que alcanzan valores entre 10𝜇V y 1mV. Se plantea que el diseño del circuito propuesto sea capaz de operar con la tecnología de proceso TSMC 180nm y se utilizará la herramienta de software Cadence para efectuar las simulaciones necesarias. Para introducir el presente estudio en la tendencia actual de utilizar electrónica de bajo valor de voltaje de alimentación, se propone como requerimiento utilizar tensiones eléctricas menores a 1V, lo cual involucra un desafío, pues se reduce el rango de operación lineal de los transistores que incluye el diseño.es_ES
dc.language.isospaes_ES
dc.publisherPontificia Universidad Católica del Perúes_ES
dc.rightsinfo:eu-repo/semantics/openAccesses_ES
dc.rights.urihttp://creativecommons.org/licenses/by/2.5/pe/*
dc.subjectCircuitos electrónicos--Diseño y construcciónes_ES
dc.subjectAmplificadores (Electrónica)es_ES
dc.subjectProcesamiento de señales digitaleses_ES
dc.titleDiseño de un circuito de rechazo de rizado para un amplificador chopper de señales neuronales con voltaje de alimentación menor a 1ves_ES
dc.typeinfo:eu-repo/semantics/bachelorThesises_ES
thesis.degree.nameIngeniero Electrónicoes_ES
thesis.degree.levelTítulo Profesionales_ES
thesis.degree.grantorPontificia Universidad Católica del Perú. Facultad de Ciencias e Ingenieríaes_ES
thesis.degree.disciplineIngeniería Electrónicaes_ES
renati.advisor.dni10123705
renati.advisor.orcidhttps://orcid.org/0000-0001-6834-6436es_ES
renati.author.dni72445502
renati.discipline712026es_ES
renati.jurorSilva Cardenas, Carlos Bernardinoes_ES
renati.jurorSaldaña Pumarica, Julio Cesares_ES
renati.jurorRaffo Jara, Mario Andreses_ES
renati.levelhttps://purl.org/pe-repo/renati/level#tituloProfesionales_ES
renati.typehttps://purl.org/pe-repo/renati/type#tesises_ES
dc.publisher.countryPEes_ES
dc.subject.ocdehttps://purl.org/pe-repo/ocde/ford#2.02.01es_ES


Files in this item

Thumbnail
Thumbnail
Thumbnail

This item appears in the following Collection(s)

Show simple item record

info:eu-repo/semantics/openAccess
Except where otherwise noted, this item's license is described as info:eu-repo/semantics/openAccess