Browsing Facultad de Ciencias e Ingeniería by Author "Raffo Jara, Mario Andrés"
Now showing items 1-8 of 8
-
Design of a DVB-S2 compliant LDPC decoder for FPGA
Montaño Gamarra, Guillermo Daniel (Pontificia Universidad Católica del PerúPE, 2021-09-22)Low Density Parity Check codes presents itself as the dominant FEC code in terms of performance, having the nearest performance to the Shannon limit and proving its usefulness in the increasing range of applications and ... -
Diseño de la arquitectura de transformada discreta directa e inversa del coseno para un decodificador HEVC
Portocarrero Rodriguez, Marco Antonio (Pontificia Universidad Católica del PerúPE, 2018-11-13)El empleo de video de alta resolución es una actividad muy común en la actualidad, debido a la existencia de dispositivos portátiles capaces de reproducir y crear secuencias de video, ya sea en HD o en resoluciones mayores, ... -
Diseño de un sistema de medición automático del desgaste del perfil del revestimiento de un molino de bolas
Gálvez De La Sota, Diego Luis (Pontificia Universidad Católica del PerúPE, 2022-05-25)En la industria minera se puede encontrar una gran variedad de equipos que sirven para la disminución del tamaño de los minerales que se extraen del subsuelo. Uno de estos equipos es el molino de bolas que consiste en ... -
Diseño de una arquitectura de codificación/decodificación de acuerdo al estándar de encriptación AES
Madera Vivar, Carlo Santiago (Pontificia Universidad Católica del PerúPE, 2020-12-09)El presente trabajo consiste en el diseño de un circuito digital para codificación y decodificación del algoritmo de encriptación AES (Advanced Encryption Standard) 1 para la implementación en FPGA de tecnología 90 nm como ... -
Diseño de una arquitectura de predicción de vectores de movimiento y cálculo de rango de búsqueda para el estándar HEVC en tiempo real
Chaudhry Mendívil, Haris (Pontificia Universidad Católica del PerúPE, 2018-08-06)El estándar HEVC (High Efficiency Video Coding por sus siglas en inglés) introduce nuevos elementos y técnicas en las diferentes etapas del codificador/decodificador, con el objetivo de conseguir mejoras significativas en ... -
Diseño de una arquitectura para FPGA para corrección de errores mediante códigos Bosechaudhuri- Hocquenguem (BCH) para aplicaciones de nanosatélites
Giraldo Solis, Mayte Rociel (Pontificia Universidad Católica del PerúPE, 2022-12-05)La comunicación satelital implica la transmisión de datos a grandes distancias, además de la exposición a la radiación y fenómenos climáticos. Por ello, es necesaria la implementación de códigos que permitan no solo ... -
Factibilidad técnica, económica y social de instalaciones eléctricas solar fotovoltaicas para el consumo doméstico de la localidad de “El Vallecito”, Cusco
Pérez Ortega, Suamy Gabriela (Pontificia Universidad Católica del PerúPE, 2019-11-11)El acceso universal a la energía es esencial para el pleno desarrollo de los retos y oportunidades que el mundo actual enfrenta, dado que permite el cumplimiento de actividades cotidianas relacionadas con la educación, ... -
Functional verification framework of an AES encryption module
Plasencia Balabarca, Frank Pedro (Pontificia Universidad Católica del PerúPE, 2018-08-06)Over the time, the development of the digital design has increased dramatically and nowadays many different circuits and systems are designed for multiple purposes in short time lapses. However, this development has not ...