dc.contributor.advisor | Saldaña Pumarica, Julio César | es_ES |
dc.contributor.advisor | Raygada Vargas, Erick Leonardo | es_ES |
dc.contributor.author | Rodríguez Mecca, Luis Enrique | es_ES |
dc.date.accessioned | 2015-07-08T22:51:07Z | es_ES |
dc.date.available | 2015-07-08T22:51:07Z | es_ES |
dc.date.created | 2015 | es_ES |
dc.date.issued | 2015-07-08 | es_ES |
dc.identifier.uri | http://hdl.handle.net/20.500.12404/6142 | |
dc.description.abstract | Los circuitos integrados (chips), presentes en la mayoría de sistemas electrónicos, vienen evolucionando en términos de la complejidad de la función que realizan. Para lograr eso, los procesos de fabricación de circuitos integrados mejoran continuamente en términos de las dimensiones mínimas de los dispositivos que pueden ser integrados. Esa miniaturización constante demanda que la tensión de alimentación de los chips sea disminuida, pues de lo contrario los dispositivos más pequeños del sistema estarían sometidos a campos eléctricos suficientemente elevados para damnificar a su estructura. Lamentablemente algunas funciones realizadas en los circuitos integrados requieren de tensiones mayores a la impuesta por la integridad de los dispositivos de dimensiones mínimas. En estos casos se utilizan dispositivos mayores y se necesita de algún circuito que genere esa tensión mayor que la tensión de alimentación.
La presente tesis trata del diseño de una bomba de carga que realiza la función de duplicar la tensión de alimentación. Dicho circuito está compuesto por transistores y condensadores de un proceso de fabricación CMOS que permite la formación de canales de 350nm de longitud mínima. Para concluir satisfactoriamente el diseño, se analizaron las relaciones entre parámetros de funcionamiento del circuito y parámetros de diseño tales como dimensiones geométricas de los canales de los transistores y condensadores, corriente de polarización de los transistores y atrasos entre señales digitales de control. Como resultado de ese análisis se propone un procedimiento de diseño de la bomba de carga y se aplica dicho procedimiento al diseño de circuitos con unas determinadas especificaciones de funcionamiento. Las especificaciones verificadas con herramientas de simulación son: 65 μA de corriente de salida nominal, 12,5pF de capacitancia de carga, rango de tensión de alimentación desde 1,5V hasta 3,3V, rango de tensión de salida desde 2,4V hasta 6V y una eficiencia máxima de 80% | es_ES |
dc.language.iso | spa | es_ES |
dc.publisher | Pontificia Universidad Católica del Perú | es_ES |
dc.rights | Atribución-NoComercial-SinDerivadas 2.5 Perú | * |
dc.rights | info:eu-repo/semantics/openAccess | es_ES |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/2.5/pe/ | * |
dc.subject | Circuitos integrados | es_ES |
dc.subject | CMOS (Electrónica) | es_ES |
dc.title | Diseño de una bomba de carga en tecnología CMOS | es_ES |
dc.type | info:eu-repo/semantics/bachelorThesis | es_ES |
thesis.degree.name | Ingeniero Electrónico | es_ES |
thesis.degree.level | Título Profesional | es_ES |
thesis.degree.grantor | Pontificia Universidad Católica del Perú. Facultad de Ciencias e Ingeniería | es_ES |
thesis.degree.discipline | Ingeniería Electrónica | es_ES |
renati.advisor.dni | 10123705 | |
renati.discipline | 712026 | es_ES |
renati.level | https://purl.org/pe-repo/renati/level#tituloProfesional | es_ES |
renati.type | https://purl.org/pe-repo/renati/type#tesis | es_ES |
dc.publisher.country | PE | es_ES |
dc.subject.ocde | https://purl.org/pe-repo/ocde/ford#2.02.01 | es_ES |