Show simple item record

dc.contributor.authorTomás Horna, Chris Dennises_ES
dc.contributor.authorHuertas Saona, Christian Alexises_ES
dc.date.accessioned2011-12-02T16:12:43Zes_ES
dc.date.available2011-12-02T16:12:43Zes_ES
dc.date.created2005es_ES
dc.date.issued2011-12-02es_ES
dc.identifier.urihttp://hdl.handle.net/20.500.12404/1083
dc.description.abstractEn los últimos años, los esquemas de compresión de imágenes basados en la transformada de Wavelet han ido remplazando a los esquemas clásicos basados en la transformada de Fourier, ya que son más eficientes y ofrecen una mayor posibilidad de análisis debido a su naturaleza multiresolución[1]. La compresión de imágenes actualmente juega un papel muy importante en el desarrollo de equipos portátiles o de telecomunicaciones, ya que estos buscan almacenar grandes volúmenes de información en el menor espacio posible o transmitir información a altas velocidades. Por lo tanto, esto implica migrar de la solución software originalmente concebida, hacia su implementación en procesadores de aplicación específica (hardware), la cual ofrece una mayor flexibilidad y la posibilidad de procesar los datos en tiempo real. Este trabajo presenta la implementación de una versión optimizada del algoritmo de codificación/decodificación SPIHT (Set Partitioning In Hierarchical Trees) sobre un arreglo de puertas programables por campo (FPGA), para lograr una reducción considerable del tiempo de procesamiento. Para ello, se propone una metodología de diseño digital Top-Down capaz de adaptar el estado del arte de un algoritmo específico a su equivalente en hardware programable. Los resultados de las pruebas experimentales demuestran que el diseño alcanza un reducido tiempo de procesamiento, logrando codificar una imagen transformada al dominio Wavelet de 256x256 píxeles en 50 milisegundos y realizar la decodificación de las misma en menos de un milisegundo. Además posee un bajo consumo de recursos, ocupando un 27% del FPGA Stratix EP1S25F1020C5 de Altera para dicha configuración. El sistema esta configurado para comunicarse con una interfaz de usuario visual para la transferencia de imágenes y visualización de resultados por la PC a través del Bus PCI.es_ES
dc.description.uriTesises_ES
dc.language.isospaes_ES
dc.publisherPontificia Universidad Católica del Perúes_ES
dc.rightsAtribución-NoComercial-SinDerivadas 2.5 Perú*
dc.rightsinfo:eu-repo/semantics/openAccesses_ES
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/2.5/pe/*
dc.sourcePontificia Universidad Católica del Perúes_ES
dc.sourceRepositorio de Tesis - PUCPes_ES
dc.subjectCompresión de datos (Telecomunicaciones)es_ES
dc.subjectCompresión de imágeneses_ES
dc.subjectDescodificadores (Electrónica)es_ES
dc.titleImplementacion de un codificador/decodificador wavelet para la compresión de imágenes sobre un FPGAes_ES
dc.typeinfo:eu-repo/semantics/bachelorThesises_ES
thesis.degree.nameIngeniero Electrónicoes_ES
thesis.degree.levelTítulo Profesionales_ES
thesis.degree.grantorPontificia Universidad Católica del Perú. Facultad de Ciencias e Ingenieríaes_ES
thesis.degree.disciplineIngeniería Electrónicaes_ES
renati.discipline712026es_ES
renati.levelhttps://purl.org/pe-repo/renati/level#tituloProfesionales_ES
renati.typehttp://purl.org/pe-repo/renati/type#tesises_ES
dc.publisher.countryPEes_ES


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record

Atribución-NoComercial-SinDerivadas 2.5 Perú
Except where otherwise noted, this item's license is described as Atribución-NoComercial-SinDerivadas 2.5 Perú