

**PONTIFICIA UNIVERSIDAD  
CATÓLICA DEL PERÚ  
FACULTAD DE CIENCIAS E INGENIERÍA**



**Estudio del diseño de un circuito de voltaje de referencia para aplicaciones de bajo voltaje y bajo consumo de energía**

**TRABAJO DE INVESTIGACIÓN PARA LA OBTENCIÓN DEL GRADO  
DE BACHILLER EN CIENCIAS CON MENCIÓN EN INGENIERÍA  
ELECTRÓNICA**

**AUTOR:**

Wilson Ray Villanueva Huamán

**ASESOR:**

Dr. Ing. Julio César Saldaña Pumarica

**Lima, enero, 2021**

## Resumen

Este trabajo de investigación describe el funcionamiento de los circuitos que permiten la generación de un voltaje de referencia estable ante variaciones en la temperatura y el voltaje de alimentación. Las topologías clásicas de circuitos de voltaje de referencia limitan el voltaje que entregan a valores cercanos a 1.2 V, impidiendo que aplicaciones de menor voltaje puedan hacer uso de dichos circuitos.

El principal inconveniente yace en que las topologías clásicas de estos circuitos limitan el voltaje que entregan a valores cercanos a 1.2 V. Actualmente muchos circuitos integrados se diseñan para operar con voltajes menores a 1.2 V, de modo que es necesario plantear las consideraciones que permitan el diseño de un circuito de voltaje de referencia de bajo voltaje.

El propósito de este trabajo de investigación es exponer los fundamentos para el diseño de un circuito de voltaje de referencia. Se desarrolla la teoría que permite la obtención de un voltaje independiente de la temperatura. Posteriormente se analizan dos topologías: una convencional y otra de bajo voltaje. Esta última sirve de referencia para el diseño de voltaje de referencia de bajo voltaje.

En la parte final de esta investigación se enuncian conclusiones sobre el marco teórico revisado. También se mencionan recomendaciones para el diseño de un circuito de bajo voltaje.

## Índice general

Resumen	
Introducción	1
CAPÍTULO 1: Circuito de voltaje de referencia por <i>bandgap</i> (BGR)	2
1.1. Importancia	2
1.2. Definiciones	2
1.2.1. <i>Bandgap</i>	2
1.2.2. Coeficiente de temperatura (TC)	3
1.2.3. Factor de rechazo a la fuente de alimentación (PSRR)	3
1.2.4. PTAT ( <i>Proportional to absolute temperature</i> )	3
1.2.5. CTAT ( <i>Complementary to absolute temperature</i> )	3
1.2.6. Funcionamiento del <i>bandgap</i>	4
1.2.7. Declaración de la problemática	6
1.3. Estado del Arte	6
1.3.1. Compensación sin resistores	6
1.3.2. Compensación en la región de inversión débil del MOSFET	7
1.3.3. Compensación mediante ajuste por partes	8
1.3.4. Compensación empleando el punto cero de coeficiente de temperatura	8
1.3.5. Compensación con BiCMOS	8
1.3.6. Comparación de características y resultados	9
CAPÍTULO 2: Teoría sobre el BGR de bajo voltaje	10
2.1. Circuito BGR CMOS convencional	10
2.1.1. Voltaje CTAT	11
2.1.2. Voltaje PTAT	13
2.1.3. Espejo de corriente PMOS	14
2.1.4. OPAMP – amplificador de error	16
2.1.5. Inconvenientes del BGR CMOS convencional	18
2.2. Circuito BGR CMOS de bajo voltaje	19
2.3. PSRR - Análisis de pequeña señal	20
2.3.1. Voltaje de referencia con espejo de corriente	21
2.3.2. Voltaje de referencia con opamp (amplificador de error)	23
2.3.3. PSRR del amplificador operacional	27
Conclusiones	29
Recomendaciones y trabajos futuros	30
Referencias	31

## Índice de figuras

Figura 1.1. Topología de Kuijk [15] .....	4
Figura 2.1. BGR CMOS convencional [6], [25]-[27].....	10
Figura 2.2. Voltaje emisor-base, conectado como diodo.....	11
Figura 2.3. Diferencia de los voltajes emisor-base.....	13
Figura 2.4. Espejo de corriente PMOS .....	14
Figura 2.6. Amplificador de error .....	16
Figura 2.7. Errores introducidos debido a $R'_2 \neq R_2$ .....	18
Figura 2.8. BGR CMOS de bajo voltaje [29]. .....	19



## Índice de tablas

Tabla 1.1 – Características y resultados de BGR sin resistores.....	7
Tabla 1.2 – Características y resultados de los BGR en la región de inversión débil. ....	7
Tabla 1.3 – Comparación de resultados.....	9



## Introducción

Los circuitos de voltaje de referencia se encuentran en los circuitos integrados analógicos y digitales, tales como amplificadores operacionales (opamp), conversores analógicos digitales (ADC y DAC), memorias dinámicas de acceso aleatorio (DRAM) y lazos de seguimiento de fase (PLL). Su funcionamiento consiste en entregar un voltaje de referencia a otras etapas de un circuito, para realizar comparaciones, por este motivo se requiere gran precisión y estabilidad ante factores como la temperatura y el voltaje de la fuente de alimentación.

En el primer capítulo de este texto se abordan definiciones básicas para contextualizar la posterior revisión de las investigaciones de circuitos de voltaje de referencia en los últimos 5 años. Se comparan los resultados de dichos trabajos, así como se explica el principio de funcionamiento para la reducción de la dependencia ante la temperatura.

En el segundo capítulo se aborda el marco teórico correspondiente a un circuito de voltaje de referencia que emplea transistores CMOS, esta topología permite profundizar los fundamentos del funcionamiento del circuito. Se detallan las expresiones matemáticas que describen la dependencia ante la temperatura del circuito. Luego se expone los inconvenientes de esta topología clásica para contrastarla con el desarrollo de una topología de voltaje de referencia de bajo voltaje (menor a 1.2 V). Asimismo, se desarrolla un análisis en pequeña señal para mostrar las expresiones que describen la dependencia del voltaje de referencia entregado ante las variaciones del voltaje de alimentación.

Finalmente se enunciarán conclusiones sobre cómo debería ser el diseño, así como algunas sugerencias para el diseño en trabajos futuros.

## **CAPÍTULO 1: Circuito de voltaje de referencia por *bandgap* (BGR)**

### **1.1. Importancia**

El circuito de voltaje de referencia es un elemento clave en los circuitos analógicos y digitales, tales como amplificadores operacionales (opamp), conversores analógicos digitales (ADC y DAC), memorias dinámicas de acceso aleatorio (DRAM) y lazos de seguimiento de fase (PLL) [1]-[4]. El voltaje de referencia por bandgap, en inglés: *bandgap voltage reference* (BGR), es ampliamente utilizado para definir un voltaje preciso que tiene gran estabilidad frente a variaciones de la temperatura y del voltaje de la fuente de alimentación [1]-[7].

### **1.2. Definiciones**

#### **1.2.1. *Bandgap***

El *bandgap* es un método para atenuar las variaciones de voltaje ante variaciones en la temperatura, se busca contraponer variaciones positivas y negativas en el voltaje a causa de la temperatura para que sus efectos se contrarresten. Los primeros BGR fueron propuestos por Widlar [14], Kuijk [15] y Brokaw [16], los cuales han inspirado las topologías usadas hoy en día. Los BGR suelen entregar un voltaje numéricamente cercano al valor de energía de banda prohibida (*bandgap*) del silicio extrapolado linealmente hasta 0 K (1.205 eV), por ello reciben el nombre de *bandgap voltage reference* (BGR) [2], [28].

### 1.2.2. Coeficiente de temperatura (TC)

Es una propiedad que indica cuánto varía una propiedad física ante una variación de temperatura.

En el contexto de este trabajo de investigación, el TC se referirá a variaciones en el voltaje. A mayor TC, mayor sensibilidad a las variaciones en la temperatura.

El TC se define según la ecuación 1.1:

$$TC = \left( \frac{V_{m\acute{a}x} - V_{m\acute{i}n}}{V_{nominal}} \right) \left( \frac{1}{T_{m\acute{a}x} - T_{m\acute{i}n}} \right) = \left( \frac{\Delta V}{V_{nominal}} \right) \left( \frac{1}{\Delta T} \right) \quad (1.1)$$

### 1.2.3. Factor de rechazo a la fuente de alimentación (PSRR)

Del inglés: *Power Supply Rejection Ratio* (PSRR), es un cociente que describe la capacidad de un circuito para mantener estable el voltaje de salida ante variaciones en el voltaje de la fuente de alimentación. Debido a que los voltajes comparados dependen de la frecuencia, el PSRR también, por ello se analiza en un rango de frecuencias, el cual usualmente va de los 0 Hz hasta 1 MHz.

El cálculo del PSRR está dado según la ecuación 1.2:

$$PSRR = 20 \log \left( \frac{v_{out}}{v_{dd}} \right) \text{ (dB)} \quad (1.2)$$

Si bien el PSRR suele expresarse en decibelios, también es posible expresarlo como  $v_{out}/v_{dd}$ .

### 1.2.4. PTAT (*Proportional to absolute temperature*)

Se refiere a una propiedad física cuya magnitud aumenta proporcionalmente con la temperatura absoluta (en grados Kelvin).

### 1.2.5. CTAT (*Complementary to absolute temperature*)

Se refiere a una propiedad física cuya magnitud disminuye proporcionalmente con la temperatura absoluta.

### 1.2.6. Funcionamiento del *bandgap*

En general, los BGR buscan combinar una proporción adecuada entre dos elementos, uno PTAT y otro CTAT. En la Figura 1.1, se observa el BGR propuesto por K. Kuijk [15]. Esta topología contrapone el voltaje base-emisor del BJT  $Q_1$  (CTAT) con la diferencia de los voltajes base-emisor de los transistores  $Q_2$  y  $Q_1$  (PTAT).




Figura 1.1. Topología de Kuijk [15] (Imagen propia)

El carácter CTAT del  $V_{BE}$  se observa según la ecuación 1.3 [6]:

$$\frac{\partial V_{BE}}{\partial T} = \frac{V_{BE} - (4+m)V_T - E_g/q_e}{T} \quad (1.3)$$

Donde:

- $E_g$  : Es la energía *bandgap* del silicio extrapolada hasta 0 K (1.205 eV)
- $q_e$  : Es la carga eléctrica del electrón en valor abs. ( $\approx 1.6 \cdot 10^{-19}$  C)
- $V_T = kT/q_e$  : Es el voltaje térmico
- $k$  : Es la constante de Boltzmann ( $\approx 1.38 \cdot 10^{-23}$  J/K)
- $m \approx -3/2$

Con densidades de corriente típicas,  $V_{BE} = V_T \ln(I_C/I_S) \approx 750$  mV, teniendo con ello un TC de aproximadamente  $-1.5$  mV/K a temperatura ambiente ( $\approx 298$  K).

El comportamiento PTAT de  $\Delta V_{BE}$  se justifica según la ecuación 1.4 (a 300 K):

$$\Delta V_{BE} = V_T \ln(n) = \frac{kT}{q_e} \ln(n) \approx 87 \cdot 10^{-6} \ln(n) \cdot T$$

(1.4)

Donde:  $n = I_{S2}/I_{S1}$   $I_S$ : Corriente de saturación

El TC es  $87 \cdot 10^{-6} \ln(n)$ , se requiere que sea igual a  $+1.5 \text{ mV/K}$ , de modo que logre compensar el TC negativo del voltaje base-emisor. Para llegar a  $+1.5 \text{ mV/K}$ ,  $n$  debería ser aproximadamente  $2.95 \cdot 10^7$ , un valor completamente inválido pues es la proporción de las corrientes de saturación de  $Q_1$  y  $Q_2$ . La forma viable consiste en multiplicar  $87 \cdot 10^{-6} \ln(n)$  por un factor que permita que  $n$  tenga un valor moderado (entre 10 y 20) [6]. Dicho factor se obtiene gracias a la ganancia que producen el op-amp y las resistencias  $R_2$  y  $R_3$ . Se observa que  $V_{BE1}$  adquiere una ganancia de  $(1 + R_2/R_3)$ , según el no inversor; y  $V_{BE2}$  adquiere una ganancia de  $(-R_2/R_3)$ , debido al inversor, entonces se tiene que el voltaje de referencia está dado por la ecuación 1.5:

$$V_{out} = V_{ref} = V_{BE2} + \left(1 + \frac{R_2}{R_3}\right) V_T \ln(n) \quad (1.5)$$

La proporción de las resistencias  $R_1$  y  $R_2$  define la proporción entre las corrientes de los transistores  $Q_1$  y  $Q_2$ , se selecciona  $R_1 = R_2$  de modo que las corrientes de colector de  $Q_1$  y  $Q_2$  sean iguales.

En el caso de transistores integrados la proporción de las corrientes de saturación es igual a la proporción de las áreas de los emisores de los BJT, por consiguiente, dicha proporción es independiente de la temperatura [15]. A temperatura ambiente ( $\approx 298 \text{ K}$ ) la componente PTAT alcanza un valor de aproximadamente  $450 \text{ mV}$ , esto sumado a los  $750 \text{ mV}$  (CTAT) nos da un voltaje de referencia aproximadamente de  $1.2 \text{ V}$ .

$$\therefore V_{ref} \approx 1.2 \text{ V}$$

### **1.2.7. Declaración de la problemática**

Así como la topología de Kuijk, muchos BGR convencionales entregan un voltaje de referencia alrededor de los 1.2 V, debido a que el diseño prioriza minimizar el coeficiente de temperatura, los componentes limitan el rango de voltaje de referencia que puede entregar el BGR. Además, los BGR convencionales requieren de un voltaje de entrada superior a 1.2 V.

### **1.3. Estado del Arte**

Para minimizar las variaciones del voltaje del BGR en rangos amplios de temperatura, se han desarrollado muchas técnicas de compensación, tales como la compensación sin resistores [1], [18], compensación en la región de inversión débil del MOSFET [9]-[11], compensación mediante ajuste por partes [4], [12], compensación con el punto cero de coeficiente de temperatura [13], [19], compensación con BiCMOS [17], [24]. Los trabajos cuyos resultados serán analizados y comparados fueron realizados en los últimos 5 años.

#### **1.3.1. Compensación sin resistores**

Si bien muchas técnicas de compensación emplean resistores debido a su flexibilidad, el uso de resistores aumenta el tamaño del chip y aumenta el ruido que se acopla del sustrato del transistor [1]. Debido a esto, en ciertas aplicaciones, como las de bajo ruido y pequeña señal, los diseños de BGR ya no incluyen resistores; no obstante, la mayoría de estos diseños no entregan un voltaje de referencia tan preciso pues la compensación ante la variación de temperatura es más difícil de realizar sin resistores [1], [18]. Los trabajos [1] y [18] no emplean resistores en sus BGR, sin embargo, logran mantener gran precisión en el voltaje de referencia; sus resultados serán comparados en la Tabla 1:

Tabla 1.1 – Características y resultados de BGR sin resistores. Adaptado de [1] y [18].

	[1]	[18]
Voltaje de alimentación [V]	[2; 5]	0.4
Rango de temperatura [°C]	[-40; 125]	[-60; 45]
PSRR [dB]	-61	-
Coeficiente de temperatura [ppm/°C]	1.01	0.02
Voltaje de referencia [V]	1.14	0.179
Consumo [ $\mu$ A]	33	-
Tecnología [ $\mu$ m]	0.35	0.13

### 1.3.2. Compensación en la región de inversión débil del MOSFET

También llamada compensación en la región subumbral, esta técnica requiere que el MOSFET opere en dicha región, donde se cumple que:  $V_{GS} < V_{TH}$ . La idea principal de esta técnica es aprovechar el comportamiento exponencial de los transistores CMOS en la región de inversión débil para compensar la dependencia no lineal con la temperatura que tiene el voltaje base-emisor de un BJT [11]. Se han revisado tres trabajos [9], [10] y [11], los cuales serán comparados en la Tabla 1.2. De estos tres, [10] posee mejores resultados y será comparado posteriormente con las otras investigaciones.

Tabla 1.2 – Características y resultados de los BGR en la región de inversión débil. Adaptado de [9], [10] y [11].

	[9]	[10]	[11]
Voltaje de alimentación [V]	1.6	1.2	1.15
Rango de temperatura [°C]	[0; 150]	[-40; 120]	[0; 100]
PSRR [dB]	-36	-80	-50.46
Coeficiente de temperatura [ppm/°C]	13.1	6.9	53.1
Voltaje de referencia [V]	1.112	0.179	0.72
Consumo [ $\mu$ W]	288	0.1	0.58
Tecnología [ $\mu$ m]	0.13	0.18	0.09

### **1.3.3. Compensación mediante ajuste por partes**

En los trabajos [4] y [12], se busca implementar un BGR en un rango muy amplio de temperatura, lo cual suele ser una limitación en los BGR, debido a que la estabilidad se pierde en rangos amplios de temperatura. En estos trabajos, la compensación se realiza dividiendo el rango original de temperatura en rangos más cortos, ajustando las variaciones ante la temperatura en cada uno.

### **1.3.4. Compensación empleando el punto cero de coeficiente de temperatura**

Las tecnologías CMOS convencionales poseen el denominado punto cero de coeficiente de temperatura (*ZTC point*), un punto en donde la corriente de drenador del transistor se vuelve casi independiente de la temperatura, debido a la cancelación del voltaje umbral y la movilidad de portadores [22]. Los trabajos en [13], [20] y [22] emplean esta técnica en sus diseños.

### **1.3.5. Compensación con BiCMOS**

Los BiCMOS son transistores que integran las ventajas de las tecnologías bipolar y CMOS. Los BGR que emplean BiCMOS tienen ventajas sobre los que solo usan MOSFET, debido a que presentan mayor precisión en el voltaje de referencia y un coeficiente de temperatura mucho menor [24]. En [17] se afirma que la mayor fuente de error en los BGR es el error del voltaje de offset del amplificador, dicho trabajo emplea un condensador conmutado diferencial para minimizar dicho error.

### 1.3.6. Comparación de características y resultados

En la Tabla 1.3 se comparan los principales trabajos mencionados en el estado del arte, aquellos que destacan por la obtención de un valor óptimo de un resultado (color azul) en sus diseños.

Tabla 1.3 – Comparación de resultados. Adaptado de [1], [10], [12], [13] y [17].

	[1]	[10]	[12]	[13]	[17]
Voltaje de alimentación [V]	[2; 5]	1.2	1.3	0.8	5.2
Rango de temperatura [°C]	[-40; 125]	[0; 100]	[-40; 140]	[-40; 125]	[-40; 125]
PSRR [dB]	-61	-50	-61.9	-87	-127
Coefficiente de temperatura [ppm/°C]	1.01	53.1	1.67	5.6	3
Voltaje de referencia [V]	1.14	0.723	0.547	0.428	3.65
Disipación [ $\mu$ W]	66	0.58	50.4	13	3900
Tecnología [ $\mu$ m]	0.35	0.18	0.35	0.065	0.8

Al observar los resultados de los trabajos comparados, se puede observar que no es posible lograr que todos los parámetros alcancen un valor óptimo, dependiendo de la aplicación a la que se oriente el diseño se prioriza un parámetro.

## CAPÍTULO 2: Teoría sobre el BGR de bajo voltaje

En el presente capítulo se desarrollará el marco teórico sobre el circuito de voltaje de referencia por *bandgap* (BGR) para realizar el diseño que se presentará en el tercer capítulo.

### 2.1. Circuito BGR CMOS convencional

Para el desarrollo de este capítulo se analizará el circuito de la Figura 2.1.1, el cual permitirá comprender las etapas que permiten la generación de un voltaje de referencia mediante *bandgap*.




Figura 2.1.1. BGR CMOS convencional [6], [25]-[27] (Imagen propia)

El circuito es alimentado con  $V_{DD}$ , entonces se polarizan los PMOS, generando dos corrientes iguales en las dos ramas, las cuales están estabilizadas por el amplificador de error, el cual garantiza que la diferencia entre  $V_1$  y  $V_2$  sea mínima (idealmente  $V_1 = V_2$ ), esto permite que en  $R_1$  se pueda calcular la diferencia de los voltajes emisor-base de los BJT PNP,  $(1 + \frac{R_2}{R_1})$  determina el factor de amplificación (ganancia del amplificador no inversor) del voltaje emisor-base de  $Q_2$  para que  $\Delta V_{EB}$  sea prácticamente independiente de la temperatura. El voltaje de salida generado está dado por:

$$V_{out} = V_{EB2} + \left(1 + \frac{R_2}{R_1}\right) \Delta V_{EB} \quad (2.1)$$

$$V_{out} = V_{EB2} + \left(1 + \frac{R_2}{R_1}\right) \frac{kT}{q} \ln(n) \quad (2.2)$$

### 2.1.1. Voltaje CTAT

El voltaje emisor-base del transistor  $Q_2$  (BJT tipo PNP) se ha conectado cortocircuitando la juntura base-colector NP (ver Figura 2.2), de modo que el transistor funciona como un diodo, esto le permite al transistor bipolar operar en la región activa directa en todo momento. Un BJT en esta configuración tiene un voltaje directo menor que un diodo común, además es menos susceptible a los incrementos en la corriente directa. En el circuito se emplean transistores BJT tipo PNP debido a que generan menos ruido que sus contrapartes NPN.




Figura 2.1.2. Voltaje emisor-base, conectado como diodo (Imagen propia)

El voltaje emisor-base es CTAT, pues posee un coeficiente de temperatura negativo, es decir, decrece con la temperatura; esto se demostrará a continuación (adaptado de [28]).

La ecuación 2.1.1 describe la relación entre el voltaje térmico  $\left(V_T = \frac{kT}{q}\right)$  y el voltaje emisor-base:

$$V_{EB} = \frac{kT}{q} \ln\left(\frac{I_C}{I_S}\right) \quad (2.1.1)$$

Donde  $I_C$  es la corriente de colector e  $I_S$  es la corriente de saturación. Esta expresión no está completamente expresada en función de la temperatura. Asumiendo que  $I_C$  tiene variaciones despreciables,  $I_S$  se expresa según la ecuación 2.1.2:

$$I_S = \frac{qA_E D_n n_i^2}{N_B W_B} \quad (2.1.2)$$

Donde:

- $q$  : Es la carga eléctrica del electrón
- $A_E$  : Es el área del emisor
- $D_n$  : Es el coeficiente de difusión para electrones
- $n_i$  : Es la concentración intrínseca de portadores
- $N_B$  : Es la concentración base de dopaje
- $W_B$  : Es el ancho de la región de emisor

De todas estas variables, solamente  $D_n$  y  $n_i$  no son constantes, su dependencia con la temperatura puede ser modelada según:

$$D_n = \frac{kT}{q} \mu_n = \frac{kT}{q} C T^{-m} \quad (2.1.3)$$

$$n_i^2 = D T^3 e^{-\left(\frac{qV_{G0}}{kT}\right)} \quad (2.1.4)$$

Donde  $C$  y  $D$  son constantes,  $\mu_n$  es la movilidad de los electrones y  $V_{G0}$  es el valor de energía de banda prohibida del silicio extrapolado linealmente hasta el cero absoluto (0 K). Luego se tiene:

$$I_S = \frac{qA_E}{N_B W_B} \left( \frac{kT}{q} C T^{-m} \right) D T^3 e^{-\left(\frac{qV_{G0}}{kT}\right)}$$

$$I_S = \frac{T^\gamma}{E} e^{-\left(\frac{qV_{G0}}{kT}\right)} \quad (2.1.5)$$

Se han agrupado todas las constantes en  $E$ , y  $\gamma = 4 - m$ . Se reemplaza (2.1.5) en (2.1.1):

$$V_{EB} = \frac{kT}{q} \ln \left( \frac{I_c E}{T^\gamma} e^{\left(\frac{qV_{G0}}{kT}\right)} \right)$$

$$V_{EB} = V_{G0} + \frac{kT}{q} \ln \left( \frac{I_c E}{T^\gamma} \right) \quad (2.1.6)$$

Se calcula la primera derivada con respecto a  $T$  para hallar su coeficiente de temperatura:

$$\frac{\partial V_{EB}}{\partial T} \Big|_{I_c} = \frac{k}{q} \ln \left( \frac{I_c E}{T^\gamma} \right) - \frac{kT}{q} \ln \left( \frac{T^\gamma}{I_c E} \right) \frac{\gamma I_c E}{T^{\gamma+1}} \quad (2.1.7)$$

La ecuación (2.1.6) se puede escribir como:

$$\frac{k}{q} \ln \left( \frac{I_C E}{T^{\gamma}} \right) = \frac{V_{EB} - V_{G0}}{T} \quad (2.1.8)$$

Al reemplazar (2.8) en (2.7), el coeficiente de temperatura se expresa como:

$$\left. \frac{\partial V_{EB}}{\partial T} \right|_{I_C} = \frac{V_{EB} - V_{G0}}{T} - \frac{\gamma k}{q} \quad (2.1.9)$$

Para valores típicos de  $V_{EB} = 600 \text{ mV}$ ,  $V_{G0} = 1.205 \text{ V}$ ,  $\gamma = 3.2$ , y  $T = 300 \text{ K}$ , se tiene que:

$$\left. \frac{\partial V_{EB}}{\partial T} \right|_{I_C} = -2.01 \frac{\text{mV}}{\text{K}} - 0.28 \frac{\text{mV}}{\text{K}} \approx -2 \text{ mV}/^{\circ}\text{C}$$

El resultado es usualmente expresado como,  $\partial V_{EB}/\partial T = -2 \text{ mV}/^{\circ}\text{C}$ , valor que es distinto al obtenido en el capítulo 1. Debido a que el coeficiente de temperatura es un valor que depende de  $I_C$ , tendrá un valor distinto según el  $I_C$  con el que opere.

### 2.1.2. Voltaje PTAT

Si bien el  $V_{EB}$  tiene un coeficiente de temperatura negativo, es posible obtener un coeficiente de temperatura positivo a partir de la diferencia de los  $V_{EB}$  de  $Q_1$  y  $Q_2$ .




Figura 2.1.3. Diferencia de los voltajes emisor-base (Imagen propia)

Debido al OPAMP,  $V_1 = V_2 = V_{EB1}$ , entonces a partir de (2.1), se calcula el voltaje en  $R_1$ :

$$V_{R1} = V_{EB1} - V_{EB2} = \frac{kT}{q} \ln \left( \frac{I_{C1}}{I_{S1}} \right) - \frac{kT}{q} \ln \left( \frac{I_{C2}}{I_{S2}} \right) = \Delta V_{EB} \quad (2.1.10)$$

Por las propiedades de los logaritmos:

$$\Delta V_{EB} = \frac{kT}{q} \ln \left( \frac{I_{C1}}{I_{S1}} \cdot \frac{I_{S2}}{I_{C2}} \right) \quad (2.1.11)$$

Para transistores integrados, la proporción de las corrientes de saturación es igual a la proporción del número de transistores BJT, e igual a la proporción de las áreas de emisores:

$$\frac{I_{S2}}{I_{S1}} = \frac{nA_E}{A_E} \quad (2.1.12)$$

Debido a que el circuito se diseña  $I_{C1} = I_{C2}$ , entonces se tiene de (2.2.2) y (2.2.3):

$$\Delta V_{EB} = \frac{kT}{q} \ln(n)$$

$$\left. \frac{\partial \Delta V_{EB}}{\partial T} \right|_{I_C} = \frac{k}{q} \ln(n) = 86.33 \times 10^{-6} \ln(n) \text{ V/}^\circ\text{C} \quad (2.1.13)$$

### 2.1.3. Espejo de corriente PMOS

Es uno de los elementos más importantes en el circuito, su función es asegurar que  $I_1 = I_2$  y que  $V_1 = V_2$ . Esta condición solo es posible para un solo valor de corriente, además el PMOS opera en inversión fuerte (una zona específica de la región de saturación), es decir  $V_{SG} \gg 0$  y  $V_{SG} \geq |V_{THP}|$ . Este espejo de corriente está conformado por 2 transistores PMOS cuyos parámetros son iguales.




Figura 2.1.4. Espejo de corriente PMOS (Imagen propia)

Los transistores PMOS deben operar en la región de saturación debido a que el valor de  $I_{SD}$  es casi independiente de las variaciones de  $V_{SD}$ .




Figura 2.1.5.  $I_{SD}$  vs  $V_{SD}$  (Imagen propia)

A continuación, se justificará que  $I_1 = I_2$ :

La corriente de *source-drain* ( $I_{SD}$ ) en inversión fuerte está descrita según la ecuación 2.3.1:

$$I_{SD} = \frac{1}{2} \mu_P C'_{ox} \frac{W}{L} [(V_{SG} - |V_{THP}|)^2 (1 + \lambda V_{SD})] \quad (2.1.14)$$

Si se desprecian los efectos de  $V_{SD}$  y se considera que los parámetros de fabricación  $\mu_P$ ,  $C'_{ox}$  y  $\frac{W}{L}$  son constantes, se tiene que:

$$I_{SD1} = K(V_{SG1} - |V_{THP1}|)^2 \quad (2.1.15)$$

$$I_{SD2} = K(V_{SG2} - |V_{THP2}|)^2 \quad (2.1.16)$$

En el contexto de los MOSFET, existe el denominado voltaje de *overdrive* (*overdrive voltage*  $V_{OV}$ ), el cual se expresa como:  $V_{OV} = V_{GS} - V_{THN}$  para NMOS y  $V_{OV} = V_{SG} - |V_{THP}|$  para PMOS.

Debido a que los parámetros son iguales:

$$V_{THP1} = V_{THP2} \quad (2.1.17)$$

Además, el espejo se diseña uniendo los terminales *gate* para obtener:

$$V_{SG1} = V_{SG2} \quad (2.1.18)$$

Entonces se tiene que:

$$V_{SG1} - |V_{THP1}| = V_{SG2} - |V_{THP2}| = V_{OV1} = V_{OV2} \quad (2.1.19)$$

Al reemplazar (2.3.6) en (2.3.2) y (2.3.3)

$$I_{SD1} = K(V_{OV1})^2$$

$$I_{SD2} = K(V_{OV2})^2$$

Por lo tanto:

$$I_{SD1} = I_{SD2}$$

#### 2.1.4. OPAMP – amplificador de error

Este amplificador genera un voltaje basado en la diferencia de  $V^+$  y  $V^-$ . El amplificador funciona con un bucle de realimentación. Mientras mayor sea su ganancia, mayor será su estabilidad ante variaciones en el voltaje de alimentación.




Figura 2.1.6. Amplificador de error (Imagen propia)

Esta configuración está compuesta por: un espejo de corriente  $M_7$  y  $M_8$ , un par diferencial  $M_5$  y  $M_6$  y un sumidero de corriente (*current sink*)  $M_4$ , el cual es un análogo de la fuente de corriente, solo que, en vez de suministrar corriente, la extrae.

El amplificador de error entrega a los terminales *gate* un voltaje de referencia ( $V_G$ ) basado en la amplificación de la diferencia de  $V_1$  y  $V_2$  (error), entonces, mientras mayor sea la ganancia del opamp, mayor será la precisión del voltaje de referencia  $V_G$  que genera, el cual está dado por:

$$V_G = V_o = A \cdot (|V_2 - V_1|) + V_{DC} \quad (2.1.20)$$

A continuación, se explicará cómo es que exactamente el amplificador de error logra reducir la diferencia de las corrientes de las ramas y así garantizar una copia de corriente estable.

Para ejemplificar esta situación, se asumirá que la copia de corriente ideal se da cuando  $V_2 = V_1$  y  $V_{SG8} = V_{SD7} = 0.7 \text{ V}$ , en este caso las corrientes en ambas ramas son iguales. Sin embargo, debido a varios factores  $V_2$  y  $V_1$  no son exactamente iguales, por consiguiente, las corrientes en las ramas serán diferentes. Se presentan dos casos:  $V_2 > V_1$  o  $V_1 > V_2$ .

El aumento de  $V_2^+$  ocasiona que  $V_{SG6}$  aumente, causando que la corriente de la rama izquierda sea mayor que la de la derecha. La disminución de la corriente en la rama derecha ( $I_{Der}$ ) ocasiona que  $V_{SD7}$  disminuya significativamente (Figura 2.5), haciendo que el voltaje de salida del opamp aumente de acuerdo a la ecuación 2.1.20. El caso contrario trae como consecuencia efectos opuestos. Se puede concluir entonces:

Si:  $V_2 > V_1$

$$\uparrow I_{Izq} \quad \downarrow I_{Der} \quad \downarrow V_{SD7} \quad \uparrow V_o$$

Si:  $V_2 < V_1$

$$\downarrow I_{Izq} \quad \uparrow I_{Der} \quad \uparrow V_{SD7} \quad \downarrow V_o$$




Figura 2.1.7. Amplificador de error (Imagen propia)

Nota: este es un ejemplo ilustrativo, 0.7 V no es el valor real.



## 2.2. Circuito BGR CMOS de bajo voltaje




Figura 2.2.1. BGR CMOS de bajo voltaje. Adaptado de [29] (Imagen propia)

Este circuito logra resolver los inconvenientes expuestos en la parte 2.1, está compuesto por los mismos elementos, además de dos modificaciones. En primer lugar  $R_2$  y  $R'_2$  fueron trasladadas a los terminales  $V_2$  y  $V_1$  respectivamente, para que  $V_{SD1} = V_{SD2}$ , con eso se obtiene mayor precisión en la copia de corriente. Además, se añadió una rama (con un transistor  $M_3$ ), la cual es una extensión del espejo de corriente, entonces se tiene:

$$V_{SG1} = V_{SG2} = V_{SG3} \rightarrow I_1 = I_2 = I_3 \quad (2.2.1)$$

En el nodo  $V_2$ , por la ley de corrientes de Kirchhoff:

$$I_2 = \frac{\Delta V_{EB}}{R_1} + \frac{V_{EB1}}{R_2}$$

$$I_2 = \frac{1}{R_2} \left( \frac{R_2}{R_1} \Delta V_{EB} + V_{EB1} \right) \quad (2.2.2)$$

En la rama de la derecha se tiene que:

$$V_{out} = I_3 R_3 = I_2 R_3 \quad (2.2.3)$$

Finalmente se obtiene que:

$$V_{out} = \frac{R_3}{R_2} \left( V_{EB1} + \frac{R_2}{R_1} \Delta V_{EB} \right) \quad (2.2.4)$$

$$V_{out} = \frac{R_3}{R_2} \left( V_{EB1} + \frac{R_2}{R_1} \frac{kT}{q} \ln(n) \right) \quad (2.2.5)$$

Este voltaje de referencia posee un factor  $\frac{R_3}{R_2}$ , el cual reduce el voltaje de referencia convencional de 1.2 V a una fracción de este, manteniendo la estabilidad ante la temperatura, pues la corriente PTAT es la corriente que circula por las ramas del espejo de corriente.

### 2.3. PSRR - Análisis de pequeña señal

En esta sección, se analizará en pequeña señal el circuito de la propuesta de solución (Figura 2.2.1) para hallar la relación  $v_{out}/v_{dd}$ . Esta relación compara las variaciones del voltaje de salida respecto a las variaciones en el voltaje de entrada. Previamente se explicarán versiones más simplificadas para comprender cómo varía el voltaje de salida en función de resistores, voltaje de alimentación, parámetros de los transistores, etc. Se irán añadiendo componentes y la complejidad de las ecuaciones obtenidas irá aumentando. Es importante recordar los modelos de pequeña señal de los MOSFET tipo n y tipo p:




Figura 2.3.1. NMOS y su modelo de pequeña señal




Figura 2.3.2. PMOS y su modelo de pequeña señal

### 2.3.1. Voltaje de referencia con espejo de corriente

Esta es la versión más simple del circuito de voltaje de referencia. Se han eliminado varios resistores, los BJT y el amplificador operacional. En la Figura 2.3.3 se observa una fuente de corriente  $I_0$ , esta simplificación permite modelar la dependencia que existe entre las variaciones en el voltaje de salida ( $v_{out}$ ) y las variaciones en el voltaje *source-gate* ( $v_{sg}$ ).

Es importante destacar que  $M_A$  y  $M_B$  conforman un espejo de corriente, en donde  $M_A$  se ha conectado como diodo (los terminales *gate* y *drain* se han unido) para que el transistor esté autopolarizado  $V_{SG} = V_{SD}$ . Por consiguiente, la corriente  $I_{SDA}$  depende de  $V_{SG}$ .




Figura 2.3.3. Versión simplificada de un circuito de voltaje de referencia

A continuación, se presenta el modelo de pequeña señal, en donde se modela la fuente de corriente  $I_0$  como una resistencia  $R_0$ . Es de vital importancia recordar que en pequeña señal se hace alusión a las variaciones de las fuentes de voltaje o corriente. Por ejemplo  $v_{dd}$  no es la fuente de voltaje  $V_{DD}$ , sino las variaciones que se producen en  $V_{DD}$ .




Figura 2.3.4. Modelo de pequeña señal del circuito de la Figura 2.9.

La fuente de corriente  $I_0$  puede modelarse de dos maneras, tal como se verá a continuación:

i) **Caso 1:** Fuente de corriente ideal  $I_0$  con resistencia infinita

$$R_0 = \infty \rightarrow v_{sg} = 0 \rightarrow g_{m2}v_{sg} = 0$$




Figura 2.3.5. Modelo de pequeña señal del caso ideal

$$\frac{v_{out}}{v_{dd}} = \frac{R}{R+r_{o2}}, \text{ si } r_{o2} \gg R, \text{ entonces } \frac{v_{out}}{v_{dd}} \approx 0 \quad (2.3.1)$$

Si la fuente de corriente es ideal (impedancia infinita), anula las variaciones producidas por  $v_{sg}$ .

ii) **Caso 2:** Fuente de corriente  $I_0$  con resistencia finita  $R_0$

En la Figura 2.12, debido a que  $g_{m1}v_{sg}$  se encuentra en los terminales S y G, se puede reemplazar por una resistencia de valor  $1/g_{m1}$ .




Figura 2.3.6. Modelo de pequeña señal del caso real (resistencia finita)

$$\frac{v_{sg}}{v_{dd}} = \frac{r_{o1} \parallel g_{m1}}{R_0 + r_{o1} \parallel g_{m1}} = \frac{\frac{r_{o1}}{1+g_{m1}r_{o1}}}{R_0 + \frac{r_{o1}}{1+g_{m1}r_{o1}}}$$






Figura 2.3.8. Modelo de pequeña señal, efectos del opamp.

Las variaciones de corriente  $i$ , están dadas por:

$$i = g_m(v_{gs}) \quad (2.3.5)$$

$$i = g_m(v_{dd} - Av_{dif})$$

$$v_{dif} = i(R_2 - R_1) \quad (2.3.6)$$

$$v_{dif} = g_m(v_{dd} - Av_{dif})(R_2 - R_1)$$

$$v_{dif}(1 + Ag_m(R_2 - R_1)) = g_m(R_2 - R_1)v_{dd}$$

$$\frac{v_{dif}}{v_{dd}} = \frac{g_m(R_2 - R_1)}{1 + Ag_m(R_2 - R_1)} \quad (2.3.7)$$

$$v_{dif} = \frac{g_m(R_2 - R_1)}{1 + Ag_m(R_2 - R_1)} v_{dd}$$

$$v_{sg} = v_{dd} - Av_{dif} \quad (2.3.8)$$

$$v_{sg} = v_{dd} - \frac{Ag_m(R_2 - R_1)}{1 + Ag_m(R_2 - R_1)} v_{dd}$$

$$v_{sg} = v_{dd} \left[ 1 - \frac{Ag_m(R_2 - R_1)}{1 + Ag_m(R_2 - R_1)} \right]$$

$$\frac{v_{sg}}{v_{dd}} = \frac{1}{1 + Ag_m(R_2 - R_1)} \quad (2.3.9)$$

Si  $A \gg 1$ , entonces:

$$\frac{v_{sg}}{v_{dd}} \approx \frac{1}{Ag_m(R_2-R_1)} = \frac{1}{\frac{g_m(R_2-R_1)}{A}} = \alpha \quad (2.3.10)$$

$$v_{sg} = \alpha v_{dd}$$

Se comparan las expresiones obtenidas para  $\alpha$ :

$$\text{Antes: } \alpha = \frac{1}{1+g_{m1}R_0}$$

$$\text{Ahora: } \alpha = \frac{1}{\frac{g_m(R_2-R_1)}{A}}$$

Por lo tanto, debido al opamp, el valor del nuevo  $\alpha$  es al menos  $A$  veces menor que cuando solamente se emplea una fuente de corriente.

Ahora se modela en pequeña señal la rama del transistor  $M_3$




Figura 2.3.9. Modelo de pequeña señal, efectos del opamp.

Por la Ley de Corrientes de Kirchoff: (Nodo D)

$$\frac{v_{out}}{R_3} = g_{m3}v_{sg} + \frac{v_{dd}-v_{out}}{r_{o3}} \quad (2.3.3)$$

$$v_{out} \left( \frac{1}{R_3} + \frac{1}{r_{o3}} \right) = g_{m2}\alpha v_{dd} + \frac{v_{dd}}{r_{o2}}$$

$$\frac{v_{out}}{v_{dd}} = g_{m3} (R_3 \parallel r_{o3}) \alpha + \frac{R_3}{R_3+r_{o3}} \quad (2.3.11)$$

$$\frac{v_{out}}{v_{dd}} = g_{m3} (R_3 \parallel r_{o3}) \left( \frac{1}{Ag_m(R_2-R_1)} \right) + \frac{R_3}{R_3+r_{o3}} \quad (2.3.12)$$

Es necesario aclarar que la ganancia del opamp varía con la frecuencia, pues se comporta como un filtro pasabajos. A altas frecuencias la ganancia del opamp disminuye, por consiguiente, su capacidad de reducir el ruido y variaciones del voltaje de alimentación disminuyen.

Por otro lado, se ha modelado el opamp como un amplificador ideal, sin embargo, el opamp también es susceptible a las variaciones de  $V_{dd}$ . En consecuencia, el opamp también tiene un PSRR asociado, es decir,  $v_{out}$  tiene una componente que depende de  $v_{dd}$ . Recordar de que el opamp entrega un voltaje  $V_G$  a los terminales *gate* de los transistores  $M_1$ ,  $M_2$  y  $M_3$ . Por consiguiente, las variaciones en  $V_G$  se denotan como  $v_g$ .




Figura 2.3.10. amplificador de error

Entonces las variaciones en la salida del opamp se expresan como:

$$v_g = Av_{dif} + Bv_{dd} \quad (2.3.13)$$

$$v_{sg} = v_{dd} - v_g \quad (2.3.14)$$

Esto a su vez ocasiona variaciones en las corrientes  $I_1$ ,  $I_2$  e  $I_3$ , las cuales se denotan con la letra  $i$ .

Entonces se tiene:

$$i = g_m(v_{dd} - v_g) \quad (2.3.15)$$

$$v_{dif} = i(R_B - R_A) \quad (2.3.16)$$

$$v_{dif} = (R_B - R_A)g_m(v_{dd} - v_g) \quad (2.3.17)$$

Reemplazando 2.3.17 en 2.3.13:

$$v_g = A(R_B - R_A)g_m(v_{dd} - v_g) + Bv_{dd}$$

$$v_{dd} - v_{sg} = A(R_B - R_A)g_mv_{sg} + Bv_{dd}$$

$$v_{dd}(1 - B) = [1 + Ag_m(R_B - R_A)]v_{sg}$$






Figura 2.3.12. Modelo de pequeña señal del amplificador de error

$$v_{sg8} = \frac{1}{1 + g_{m8}(r_{o6} + 2r_{o4})} v_{dd} \quad (2.3.20)$$

Aplicando la Ley de corrientes de Kirchoff

$$\frac{v_{dd} - v_{out}}{r_{o7}} + v_{sg8} g_{m7} = \frac{v_{out}}{(r_{o5} + 2r_{o4})} \quad (2.3.21)$$

$$v_{dd} \left[ \frac{1}{r_{o7}} + \frac{g_{m7}}{1 + g_{m8}(r_{o6} + 2r_{o4})} \right] = v_{out} \left[ \frac{1}{r_{o7}} + \frac{1}{(r_{o5} + 2r_{o4})} \right]$$

$$\frac{v_{out}}{v_{dd}} = \frac{\left[ \frac{1}{r_{o7}} + \frac{g_{m7}}{1 + g_{m8}(r_{o6} + 2r_{o4})} \right]}{\left[ \frac{1}{r_{o7}} + \frac{1}{(r_{o5} + 2r_{o4})} \right]} = B \quad (2.3.22)$$

La expresión B tiende a 1 si  $r_{o4}$ ,  $r_{o5}$  o  $r_{o6}$  son valores grandes. Para que el amplificador operacional tenga ramas simétricas, se debe cumplir que:  $r_{o5} = r_{o6}$ ,  $r_{o7} = r_{o8}$  y  $g_{m7} = g_{m8}$ .

Por lo tanto, si  $B \rightarrow 1$ , entonces la ecuación 2.3.19 tiende a ser ideal, tal como la ecuación 2.3.1

$$\frac{v_{out}}{v_{dd}} = g_{m3} (R_3 \parallel r_{o3}) \left( \frac{1 - B}{1 + A g_m (R_B - R_A)} \right) + \frac{R_3}{R_3 + r_{o3}}$$


$$\frac{v_{out}}{v_{dd}} = \frac{R_3}{R_3 + r_{o3}} \quad (2.3.23)$$

## Conclusiones

- Es necesario diseñar un circuito de voltaje de referencia con voltaje de alimentación inferior a 1.2 V para que pueda funcionar en aplicaciones que operan a dicho voltaje.
- Los trabajos revisados en el estado del arte muestran que la independencia ante la temperatura puede lograrse mediante múltiples métodos, aprovechando los diversos modelos matemáticos de los componentes que dependen de la temperatura.
- El uso de un amplificador operacional es indispensable para maximizar el rechazo a las variaciones en  $V_{DD}$ .
- La precisión del voltaje de referencia es proporcional a la complejidad del circuito
- El voltaje de referencia entregado, la potencia consumida y el área del circuito dependen de la aplicación a la que esté destinado el circuito.
- El layout es un factor importante en el diseño, pues una distribución errada de componentes podría afectar el funcionamiento del circuito.

## Recomendaciones y trabajos futuros

- En los circuitos de voltaje de referencia también son necesarios circuitos de *start-up* y polarización por replica, elementos que se sugiere estudiar para obtener buenos resultados en el diseño y simulación del circuito.
- Para un estudio riguroso, se sugiere llevar a cabo un análisis de ruido del circuito, considerando principalmente el ruido blanco.
- Si se utiliza una topología similar a la expuesta, se debe analizar y elegir la proporción del número de transistores bipolares, a fin de optimizar la expresión del voltaje de referencia, minimizando la amplificación del offset.
- Para el diseño del circuito es indispensable el uso de un software que permita simular circuitos a nivel de microelectrónica, dado que la simulación considera modelos mucho más precisos que los que pueden utilizarse para los cálculos teóricos.



## Referencias

- [1] Z. K. Zhou *et al.*, “A Resistorless High-Precision Compensated CMOS Bandgap Voltage Reference,” *IEEE Trans. Circuits Syst. I Regul. Pap.*, vol. 66, no. 1, pp. 428–437, 2019, doi: 10.1109/TCSI.2018.2857821.
- [2] Y. H. Lam and W. H. Ki, “CMOS bandgap references with self-biased symmetrically matched current-voltage mirror and extension of sub-1-V design,” *IEEE Trans. Very Large Scale Integr. Syst.*, vol. 18, no. 6, pp. 857–865, 2010, doi: 10.1109/TVLSI.2009.2016204.
- [3] S. K. Wadhwa and N. Chaudhry, “High Accuracy, Multi-output Bandgap Reference Circuit in 16nm FinFet,” *Proc. - 2017 30th Int. Conf. VLSI Des. 2017 16th Int. Conf. Embed. Syst. VLSID 2017*, no. 2, pp. 259–262, 2017, doi: 10.1109/VLSID.2017.52.
- [4] K. C. Thushara and S. K. Daniel, “Design of 5.9ppm/°C piecewise curve rectified start-up free bandgap voltage reference in 180nm CMOS process,” *2018 Int. Conf. Emerg. Trends Innov. Eng. Technol. Res. ICETIETR 2018*, no. 2, pp. 6–10, 2018, doi: 10.1109/ICETIETR.2018.8529142.
- [5] A. Shrivastava, A. Kaur, and M. Sarkar, “A 1.2 V, 33 ppm/°C, 40 nW, regeneration based BGR circuit for nanowatt CMOS LSIs,” *Proc. - Int. SoC Des. Conf. 2017, ISOCC 2017*, no. 4, pp. 111–112, 2018, doi: 10.1109/ISOCC.2017.8368794.
- [6] B. Razavi, “The Bandgap Reference [A Circuit for All Seasons],” *IEEE Solid-State Circuits Mag.*, vol. 8, no. 3, pp. 9–12, 2016, doi: 10.1109/MSSC.2016.2577978.
- [7] M. C. Lee and S. Q. Hong, “Design and implementation of a voltage-controlled oscillator with bandgap voltage reference source and temperature sensing,” *Proc. 2017 Int. Conf. Green Energy Appl. ICGEA 2017*, pp. 39–45, 2017, doi: 10.1109/ICGEA.2017.7925452.
- [8] “Understanding the Temperature Coefficient of a Voltage Reference - Technical Articles.” <https://www.allaboutcircuits.com/technical-articles/understanding-the-temperature-coefficient-of-a-voltage-reference/> (accessed May 14, 2020).
- [9] C. B. R. Circuits, Y. Huang, S. Member, L. Zhu, S. Member, and F. Kong, “BiCMOS-Based Compensation: Toward Fully,” vol. 65, no. 4, pp. 1210–1223, 2018.
- [10] B. Ma and F. Yu, “A Novel 1.2–V 4.5-ppm/°C Curvature-Compensated CMOS Bandgap Reference,” vol. 61, no. 4, pp. 1026–1035, 2014.
- [11] K. K. Lee, T. S. Lande, and P. D. Hafliger, “A Sub- $\mu$ W bandgap reference circuit with an inherent curvature-compensation property,” *IEEE Trans. Circuits Syst. I Regul. Pap.*, vol. 62, no. 1, pp. 1–9, 2015, doi: 10.1109/TCSI.2014.2340553.
- [12] H. M. Chen, C. C. Lee, S. H. Jheng, W. C. Chen, and B. Y. Lee, “A Sub-1 ppm/°C Precision Bandgap Reference with Adjusted-Temperature-Curvature Compensation,” *IEEE Trans. Circuits Syst. I Regul. Pap.*, vol. 64, no. 6, pp. 1308–1317, 2017, doi: 10.1109/TCSI.2017.2658186.

- [13] A. C. T. Coefficient, J. Jiang, W. Shu, J. S. Chang, and S. Member, "A 5.6 ppm/°C Temperature Coefficient, 87-dB PSRR, Sub-1-V Voltage Reference in 65-nm CMOS Exploiting the Zero- Temperature-Coefficient Point," vol. 52, no. 3, pp. 623–633, 2017.
- [14] R. J. Widlar, "New developments in ic voltage regulators," *IEEE J. Solid-State Circuits*, vol. 6, no. 1, pp. 2–7, 1971, doi: 10.1109/JSSC.1971.1050151.
- [15] K. E. Kuijk, "A precision reference voltage source," in *IEEE Journal of Solid-State Circuits*, vol. 8, no. 3, pp. 222–226, June 1973, doi: 10.1109/JSSC.1973.1050378.
- [16] A. Brokaw, "A simple three-terminal IC bandgap reference," *1974 IEEE International Solid-State Circuits Conference. Digest of Technical Papers*, Philadelphia, PA, USA, 1974, pp. 188–189, doi: 10.1109/ISSCC.1974.1155346.
- [17] B. L. Hunter and W. E. Matthews, "A  $\pm 3$  ppm/°C Single-Trim Switched Capacitor Bandgap Reference for Battery Monitoring Applications," *IEEE Trans. Circuits Syst. I Regul. Pap.*, vol. 64, no. 4, pp. 777–786, 2017, doi: 10.1109/TCSI.2016.2621725.
- [18] K. Jaafar, N. Kamal, and M. Bin Ibne, "Resistorless self-biased curvature compensated sub-1V CMOS bandgap reference," no. 1, pp. 14–16, 2016.
- [19] K. J. Singh, R. Mehra, and V. Hande, "Ultra Low Power, Trimless and Resistor-less Bandgap Voltage Reference," in *2018 13th International Conference on Industrial and Information Systems, ICIIS 2018 - Proceedings*, Jul. 2018, pp. 292–296, doi: 10.1109/ICIINFS.2018.8721310.
- [20] Y. Chen, X. Tan, B. Yu, C. Li, and Y. Guo, "A new all-in-one bandgap reference and robust zero temperature coefficient (TC) point current reference circuit," *Proc. Int. Conf. ASIC*, vol. 2017-October, pp. 541–544, 2017, doi: 10.1109/ASICON.2017.8252532.
- [21] Z. Luo, Y. Lu, and R. P. Martins, "0.45-V 5.4-nW switched-capacitor bandgap reference with intermittent operation and improved supply immunity," *Electron. Lett.*, vol. 54, no. 20, pp. 1154–1156, 2018, doi: 10.1049/el.2018.5524.
- [22] P. Toledo *et al.*, "A 0.3–1.2 V Schottky-Based CMOS ZTC Voltage Reference," vol. 66, no. 10, pp. 1663–1667, 2019.
- [23] Y. Wenger and B. Meinerzhagen, "Low-voltage current and voltage reference design based on the MOSFET ZTC Effect," *IEEE Trans. Circuits Syst. I Regul. Pap.*, vol. 66, no. 9, pp. 3445–3456, 2019, doi: 10.1109/TCSI.2019.2925266.
- [24] D. Talewad, A. V. Nandi, and B. M. Vaishail, "Design and implementation of BiCMOS based low temperature coefficient bandgap reference using 130nm technology," *NUiCONE 2015 - 5th Nirma Univ. Int. Conf. Eng.*, pp. 0–5, 2016, doi: 10.1109/NUICONE.2015.7449637.
- [25] R. Gregorian, G. A. Wegner, and W. E. Nicholson, "An Integrated Single-Chip PCM Voice Codec with Filters," *IEEE J. Solid-State Circuits*, vol. 16, no. 4, pp. 322–333, 1981, doi: 10.1109/JSSC.1981.1051596.

- [26] P. K. T. Mok and K. N. Leung, "Design considerations of recent advanced low-voltage low-temperature- coefficient CMOS bandgap voltage reference," *Proc. Cust. Integr. Circuits Conf.*, no. 29, pp. 635–642, 2004, doi: 10.1109/cicc.2004.1358907.
- [27] L. L. G. Vermaas, C. R. T. De Mori, R. L. Moreno, A. M. Pereira, and E. Charry R., "A bandgap voltage reference using digital CMOS process," in *Proceedings of the IEEE International Conference on Electronics, Circuits, and Systems*, 1998, vol. 2, pp. 303–306, doi: 10.1109/ICECS.1998.814886.
- [28] Paul R. Gray and Robert G. Meyer. *Analysis and Design of Analog Integrated Circuits*. Wiley, New York, 1993.
- [29] H. Banba *et al.*, "A CMOS bandgap reference circuit with sub-1-V operation," in *IEEE Journal of Solid-State Circuits*, vol. 34, no. 5, pp. 670-674, May 1999, doi: 10.1109/4.760378.
- [30] X. Xinpeng, W. Zhihua, and L. Dongmei, "A low voltage high precision CMOS bandgap reference," 25th Norchip Conf. NORCHIP, vol. 00, no. 60475018, pp. 7–10, 2007, doi: 10.1109/NORCHP.2007.4481079.
- [31] P. K. T. Mok and K. N. Leung, "Design considerations of recent advanced low-voltage low-temperature- coefficient CMOS bandgap voltage reference," *Proc. Cust. Integr. Circuits Conf.*, no. 29, pp. 635–642, 2004, doi: 10.1109/cicc.2004.1358907.
- [32] L. Que, D. Min, L. Wei, Y. Zhou, and J. Lv, "A high PSRR bandgap voltage reference with piecewise compensation," *Microelectronics J.*, vol. 95, no. November 2019, p. 104660, 2020, doi: 10.1016/j.mejo.2019.104660.