PONTIFICIA UNIVERSIDAD CATÓLICA DEL PERÚ FACULTAD DE CIENCIAS E INGENIERÍA Estudio del diseño de un circuito de voltaje de referencia para aplicaciones de bajo voltaje y bajo consumo de energía TRABAJO DE INVESTIGACIÓN PARA LA OBTENCIÓN DEL GRADO DE BACHILLER EN CIENCIAS CON MENCIÓN EN INGENIERÍA ELECTRÓNICA AUTOR: Wilson Ray Villanueva Huamán ASESOR: Dr. Ing. Julio César Saldaña Pumarica Lima, enero, 2021 ii Resumen Este trabajo de investigación describe el funcionamiento de los circuitos que permiten la generación de un voltaje de referencia estable ante variaciones en la temperatura y el voltaje de alimentación. Las topologías clásicas de circuitos de voltaje de referencia limitan el voltaje que entregan a valores cercanos a 1.2 V, impidiendo que aplicaciones de menor voltaje puedan hacer uso de dichos circuitos. El principal inconveniente yace en que las topologías clásicas de estos circuitos limitan el voltaje que entregan a valores cercanos a 1.2 V. Actualmente muchos circuitos integrados se diseñan para operar con voltajes menores a 1.2 V, de modo que es necesario plantear las consideraciones que permitan el diseño de un circuito de voltaje de referencia de bajo voltaje. El propósito de este trabajo de investigación es exponer los fundamentos para el diseño de un circuito de voltaje de referencia. Se desarrolla la teoría que permite la obtención de un voltaje independiente de la temperatura. Posteriormente se analizan dos topologías: una convencional y otra de bajo voltaje. Esta última sirve de referencia para el diseño de voltaje de referencia de bajo voltaje. En la parte final de esta investigación se enuncian conclusiones sobre el marco teórico revisado. También se mencionan recomendaciones para el diseño de un circuito de bajo voltaje. iii Índice general Resumen Introducción ..................................................................................................................................... 1 CAPÍTULO 1: Circuito de voltaje de referencia por bandgap (BGR) ............................................ 2 1.1. Importancia ............................................................................................................................ 2 1.2. Definiciones ........................................................................................................................... 2 1.2.1. Bandgap .......................................................................................................................... 2 1.2.2. Coeficiente de temperatura (TC) ..................................................................................... 3 1.2.3. Factor de rechazo a la fuente de alimentación (PSRR) ................................................... 3 1.2.4. PTAT (Proportional to absolute temperature) ............................................................... 3 1.2.5. CTAT (Complementary to absolute temperature) .......................................................... 3 1.2.6. Funcionamiento del bandgap .......................................................................................... 4 1.2.7. Declaración de la problemática ....................................................................................... 6 1.3. Estado del Arte ...................................................................................................................... 6 1.3.1. Compensación sin resistores ........................................................................................... 6 1.3.2. Compensación en la región de inversión débil del MOSFET ......................................... 7 1.3.3. Compensación mediante ajuste por partes ...................................................................... 8 1.3.4. Compensación empleando el punto cero de coeficiente de temperatura ........................ 8 1.3.5. Compensación con BiCMOS .......................................................................................... 8 1.3.6. Comparación de características y resultados .................................................................. 9 CAPÍTULO 2: Teoría sobre el BGR de bajo voltaje ..................................................................... 10 2.1. Circuito BGR CMOS convencional .................................................................................... 10 2.1.1. Voltaje CTAT ............................................................................................................... 11 2.1.2. Voltaje PTAT ................................................................................................................ 13 2.1.3. Espejo de corriente PMOS ............................................................................................ 14 2.1.4. OPAMP – amplificador de error ................................................................................... 16 2.1.5. Inconvenientes del BGR CMOS convencional ............................................................. 18 2.2. Circuito BGR CMOS de bajo voltaje .................................................................................. 19 2.3. PSRR - Análisis de pequeña señal ...................................................................................... 20 2.3.1. Voltaje de referencia con espejo de corriente ............................................................... 21 2.3.2. Voltaje de referencia con opamp (amplificador de error) ............................................. 23 2.3.3. PSRR del amplificador operacional .............................................................................. 27 Conclusiones .................................................................................................................................. 29 Recomendaciones y trabajos futuros ............................................................................................. 30 Referencias .................................................................................................................................... 31 iv Índice de figuras Figura 1.1. Topología de Kuijk [15] ................................................................................................ 4 Figura 2.1. BGR CMOS convencional [6], [25]-[27] .................................................................... 10 Figura 2.2. Voltaje emisor-base, conectado como diodo ............................................................... 11 Figura 2.3. Diferencia de los voltajes emisor-base ........................................................................ 13 Figura 2.4. Espejo de corriente PMOS .......................................................................................... 14 Figura 2.6. Amplificador de error .................................................................................................. 16 Figura 2.7. Errores introducidos debido a 𝑅2 ′ ≠ 𝑅2 ....................................................................... 18 Figura 2.8. BGR CMOS de bajo voltaje [29]. ............................................................................... 19 v Índice de tablas Tabla 1.1 – Características y resultados de BGR sin resistores. ...................................................... 7 Tabla 1.2 – Características y resultados de los BGR en la región de inversión débil.. ................... 7 Tabla 1.3 – Comparación de resultados.. ......................................................................................... 9 1 Introducción Los circuitos de voltaje de referencia se encuentran en los circuitos integrados analógicos y digitales, tales como amplificadores operacionales (opamp), conversores analógicos digitales (ADC y DAC), memorias dinámicas de acceso aleatorio (DRAM) y lazos de seguimiento de fase (PLL). Su funcionamiento consiste en entregar un voltaje de referencia a otras etapas de un circuito, para realizar comparaciones, por este motivo se requiere gran precisión y estabilidad ante factores como la temperatura y el voltaje de la fuente de alimentación. En el primer capítulo de este texto se abordan definiciones básicas para contextualizar la posterior revisión de las investigaciones de circuitos de voltaje de referencia en los últimos 5 años. Se comparan los resultados de dichos trabajos, así como se explica el principio de funcionamiento para la reducción de la dependencia ante la temperatura. En el segundo capítulo se aborda el marco teórico correspondiente a un circuito de voltaje de referencia que emplea transistores CMOS, esta topología permite profundizar los fundamentos del funcionamiento del circuito. Se detallan las expresiones matemáticas que describen la dependencia ante la temperatura del circuito. Luego se expone los inconvenientes de esta topología clásica para contrastarla con el desarrollo de una topología de voltaje de referencia de bajo voltaje (menor a 1.2 V). Asimismo, se desarrolla un análisis en pequeña señal para mostrar las expresiones que describen la dependencia del voltaje de referencia entregado ante las variaciones del voltaje de alimentación. Finalmente se enunciarán conclusiones sobre cómo debería ser el diseño, así como algunas sugerencias para el diseño en trabajos futuros. 2 CAPÍTULO 1: Circuito de voltaje de referencia por bandgap (BGR) 1.1. Importancia El circuito de voltaje de referencia es un elemento clave en los circuitos analógicos y digitales, tales como amplificadores operacionales (opamp), conversores analógicos digitales (ADC y DAC), memorias dinámicas de acceso aleatorio (DRAM) y lazos de seguimiento de fase (PLL) [1]-[4]. El voltaje de referencia por bandgap, en inglés: bandgap voltage reference (BGR), es ampliamente utilizado para definir un voltaje preciso que tiene gran estabilidad frente a variaciones de la temperatura y del voltaje de la fuente de alimentación [1]-[7]. 1.2. Definiciones 1.2.1. Bandgap El bandgap es un método para atenuar las variaciones de voltaje ante variaciones en la temperatura, se busca contraponer variaciones positivas y negativas en el voltaje a causa de la temperatura para que sus efectos se contrarresten. Los primeros BGR fueron propuestos por Widlar [14], Kuijk [15] y Brokaw [16], los cuales han inspirado las topologías usadas hoy en día. Los BGR suelen entregar un voltaje numéricamente cercano al valor de energía de banda prohibida (bandgap) del silicio extrapolado linealmente hasta 0 K (1.205 eV), por ello reciben el nombre de bandgap voltage reference (BGR) [2], [28]. 3 1.2.2. Coeficiente de temperatura (TC) Es una propiedad que indica cuánto varía una propiedad física ante una variación de temperatura. En el contexto de este trabajo de investigación, el TC se referirá a variaciones en el voltaje. A mayor TC, mayor sensibilidad a las variaciones en la temperatura. El TC se define según la ecuación 1.1: TC = ( 𝑉𝑚á𝑥−𝑉𝑚í𝑛 𝑉𝑛𝑜𝑚𝑖𝑛𝑎𝑙 ) ( 1 𝑇𝑚á𝑥−𝑇𝑚í𝑛 ) = ( 𝛥𝑉 𝑉𝑛𝑜𝑚𝑖𝑛𝑎𝑙 ) ( 1 Δ𝑇 ) (1.1) 1.2.3. Factor de rechazo a la fuente de alimentación (PSRR) Del inglés: Power Supply Rejection Ratio (PSRR), es un cociente que describe la capacidad de un circuito para mantener estable el voltaje de salida ante variaciones en el voltaje de la fuente de alimentación. Debido a que los voltajes comparados dependen de la frecuencia, el PSRR también, por ello se analiza en un rango de frecuencias, el cual usualmente va de los 0 Hz hasta 1 MHz. El cálculo del PSRR está dado según la ecuación 1.2: PSRR = 20 log ( 𝑣𝑜𝑢𝑡 𝑣𝑑𝑑 ) (dB) (1.2) Si bien el PSRR suele expresarse en decibelios, también es posible expresarlo como 𝑣𝑜𝑢𝑡/𝑣𝑑𝑑 . 1.2.4. PTAT (Proportional to absolute temperature) Se refiere a una propiedad física cuya magnitud aumenta proporcionalmente con la temperatura absoluta (en grados Kelvin). 1.2.5. CTAT (Complementary to absolute temperature) Se refiere a una propiedad física cuya magnitud disminuye proporcionalmente con la temperatura absoluta. 4 1.2.6. Funcionamiento del bandgap En general, los BGR buscan combinar una proporción adecuada entre dos elementos, uno PTAT y otro CTAT. En la Figura 1.1, se observa el BGR propuesto por K. Kuijk [15]. Esta topología contrapone el voltaje base-emisor del BJT 𝑄1 (CTAT) con la diferencia de los voltajes base-emisor de los transistores 𝑄2 y 𝑄1 (PTAT). Figura 1.1. Topología de Kuijk [15] (Imagen propia) El carácter CTAT del 𝑉𝐵𝐸 se observa según la ecuación 1.3 [6]: 𝜕𝑉𝐵𝐸 𝜕𝑇 = 𝑉𝐵𝐸 −(4+𝑚)𝑉𝑇 −𝐸𝑔/𝑞𝑒 𝑇 (1.3) Donde: 𝐸𝑔 : Es la energía bandap del silicio extrapolada hasta 0 𝐾 (1.205 eV) 𝑞𝑒 : Es la carga eléctrica del electrón en valor abs. (≈ 1.6 ⋅ 10−19 C) 𝑉𝑇 = 𝑘𝑇/𝑞𝑒 : Es el voltaje térmico k : Es la constante de Boltzmann (≈ 1.38 ⋅ 10−23 J/K) 𝑚 ≈ −3/2 Con densidades de corriente típicas, 𝑉𝐵𝐸 = 𝑉𝑇 ln(𝐼𝐶/𝐼𝑆) ≈ 750 mV, teniendo con ello un TC de aproximadamente −1.5 mV/K a temperatura ambiente (≈ 298 K). El comportamiento PTAT de Δ𝑉𝐵𝐸 se justifica según la ecuación 1.4 (a 300 K): 5 Δ𝑉𝐵𝐸 = 𝑉𝑇 ln(𝑛) = 𝑘𝑇 𝑞𝑒 ln(𝑛) ≈ 87 ⋅ 10−6 ln(𝑛) ⋅ 𝑇 (1.4) Donde: 𝑛 = 𝐼𝑆2/𝐼𝑆1 𝐼𝑆: Corriente de saturación El TC es 87 ⋅ 10−6 ln(𝑛), se requiere que sea igual a +1.5 mV/K, de modo que logre compensar el TC negativo del voltaje base-emisor. Para llegar a +1.5 mV/K , 𝑛 debería ser aproximadamente 2.95 ⋅ 107, un valor completamente inválido pues es la proporción de las corrientes de saturación de 𝑄1 y 𝑄2. La forma viable consiste en multiplicar 87 ⋅ 10−6 ln(𝑛) por un factor que permita que 𝑛 tenga un valor moderado (entre 10 y 20) [6]. Dicho factor se obtiene gracias a la ganancia que producen el op-amp y las resistencias 𝑅2 𝑦 𝑅3. Se observa que 𝑉𝐵𝐸1 adquiere una ganancia de (1 + 𝑅2/𝑅3), según el no inversor; y 𝑉𝐵𝐸2 adquiere una ganancia de (−𝑅2/𝑅3), debido al inversor, entonces se tiene que el voltaje de referencia está dado por la ecuación 1.5: 𝑉𝑜𝑢𝑡 = 𝑉𝑟𝑒𝑓 = 𝑉𝐵𝐸2 + (1 + 𝑅2 𝑅3 ) 𝑉𝑇 ln(𝑛) (1.5) La proporción de las resistencias 𝑅1 y 𝑅2 define la proporción entre las corrientes de los transistores 𝑄1 y 𝑄2, se selecciona 𝑅1 = 𝑅2 de modo que las corrientes de colector de 𝑄1 y 𝑄2 sean iguales. En el caso de transistores integrados la proporción de las corrientes de saturación es igual a la proporción de las áreas de los emisores de los BJT, por consiguiente, dicha proporción es independiente de la temperatura [15]. A temperatura ambiente (≈ 298 K) la componente PTAT alcanza un valor de aproximadamente 450 mV, esto sumado a los 750 mV (CTAT) nos da un voltaje de referencia aproximadamente de 1.2 V. ∴ 𝑉𝑟𝑒𝑓 ≈ 1.2 V 6 1.2.7. Declaración de la problemática Así como la topología de Kuijk, muchos BGR convencionales entregan un voltaje de referencia alrededor de los 1.2 V, debido a que el diseño prioriza minimizar el coeficiente de temperatura, los componentes limitan el rango de voltaje de referencia que puede entregar el BGR. Además, los BGR convencionales requieren de un voltaje de entrada superior a 1.2 V. 1.3. Estado del Arte Para minimizar las variaciones del voltaje del BGR en rangos amplios de temperatura, se han desarrollado muchas técnicas de compensación, tales como la compensación sin resistores [1], [18], compensación en la región de inversión débil del MOSFET [9]-[11], compensación mediante ajuste por partes [4], [12], compensación con el punto cero de coeficiente de temperatura [13], [19], compensación con BiCMOS [17], [24]. Los trabajos cuyos resultados serán analizados y comparados fueron realizados en los últimos 5 años. 1.3.1. Compensación sin resistores Si bien muchas técnicas de compensación emplean resistores debido a su flexibilidad, el uso de resistores aumenta el tamaño del chip y aumenta el ruido que se acopla del sustrato del transistor [1]. Debido a esto, en ciertas aplicaciones, como las de bajo ruido y pequeña señal, los diseños de BGR ya no incluyen resistores; no obstante, la mayoría de estos diseños no entregan un voltaje de referencia tan preciso pues la compensación ante la variación de temperatura es más difícil de realizar sin resistores [1], [18]. Los trabajos [1] y [18] no emplean resistores en sus BGR, sin embargo, logran mantener gran precisión en el voltaje de referencia; sus resultados serán comparados en la Tabla 1: 7 Tabla 1.1 – Características y resultados de BGR sin resistores. Adaptado de [1] y [18]. [1] [18] Voltaje de alimentación [V] [2; 5] 0.4 Rango de temperatura [°C] [-40; 125] [-60; 45] PSRR [dB] -61 - Coeficiente de temperatura [ppm/°C] 1.01 0.02 Voltaje de referencia [V] 1.14 0.179 Consumo [μA] 33 - Tecnología [μm] 0.35 0.13 1.3.2. Compensación en la región de inversión débil del MOSFET También llamada compensación en la región subumbral, esta técnica requiere que el MOSFET opere en dicha región, donde se cumple que: 𝑉𝐺𝑆 < 𝑉𝑇𝐻. La idea principal de esta técnica es aprovechar el comportamiento exponencial de los transistores CMOS en la región de inversión débil para compensar la dependencia no lineal con la temperatura que tiene el voltaje base-emisor de un BJT [11]. Se han revisado tres trabajos [9], [10] y [11], los cuales serán comparados en la Tabla 1.2. De estos tres, [10] posee mejores resultados y será comparado posteriormente con las otras investigaciones. Tabla 1.2 – Características y resultados de los BGR en la región de inversión débil. Adaptado de [9], [10] y [11]. [9] [10] [11] Voltaje de alimentación [V] 1.6 1.2 1.15 Rango de temperatura [°C] [0; 150] [-40; 120] [0; 100] PSRR [dB] -36 -80 -50.46 Coeficiente de temperatura [ppm/°C] 13.1 6.9 53.1 Voltaje de referencia [V] 1.112 0.179 0.72 Consumo [μW] 288 0.1 0.58 Tecnología [μm] 0.13 0.18 0.09 8 1.3.3. Compensación mediante ajuste por partes En los trabajos [4] y [12], se busca implementar un BGR en un rango muy amplio de temperatura, lo cual suele ser una limitación en los BGR, debido a que la estabilidad se pierde en rangos amplios de temperatura. En estos trabajos, la compensación se realiza dividiendo el rango original de temperatura en rangos más cortos, ajustando las variaciones ante la temperatura en cada uno. 1.3.4. Compensación empleando el punto cero de coeficiente de temperatura Las tecnologías CMOS convencionales poseen el denominado punto cero de coeficiente de temperatura (ZTC point), un punto en donde la corriente de drenador del transistor se vuelve casi independiente de la temperatura, debido a la cancelación del voltaje umbral y la movilidad de portadores [22]. Los trabajos en [13], [20] y [22] emplean esta técnica en sus diseños. 1.3.5. Compensación con BiCMOS Los BiCMOS son transistores que integran las ventajas de las tecnologías bipolar y CMOS. Los BGR que emplean BiCMOS tienen ventajas sobre los que solo usan MOSFET, debido a que presentan mayor precisión en el voltaje de referencia y un coeficiente de temperatura mucho menor [24]. En [17] se afirma que la mayor fuente de error en los BGR es el error del voltaje de offset del amplificador, dicho trabajo emplea un condensador conmutado diferencial para minimizar dicho error. 9 1.3.6. Comparación de características y resultados En la Tabla 1.3 se comparan los principales trabajos mencionados en el estado del arte, aquellos que destacan por la obtención de un valor óptimo de un resultado (color azul) en sus diseños. Tabla 1.3 – Comparación de resultados. Adaptado de [1], [10], [12], [13] y [17]. [1] [10] [12] [13] [17] Voltaje de alimentación [V] [2; 5] 1.2 1.3 0.8 5.2 Rango de temperatura [°C] [-40; 125] [0; 100] [-40; 140] [-40; 125] [-40; 125] PSRR [dB] -61 -50 -61.9 -87 -127 Coeficiente de temperatura [ppm/°C] 1.01 53.1 1.67 5.6 3 Voltaje de referencia [V] 1.14 0.723 0.547 0.428 3.65 Disipación [μW] 66 0.58 50.4 13 3900 Tecnología [μm] 0.35 0.18 0.35 0.065 0.8 Al observar los resultados de los trabajos comparados, se puede observar que no es posible lograr que todos los parámetros alcancen un valor óptimo, dependiendo de la aplicación a la que se oriente el diseño se prioriza un parámetro. 10 CAPÍTULO 2: Teoría sobre el BGR de bajo voltaje En el presente capítulo se desarrollará el marco teórico sobre el circuito de voltaje de referencia por bandgap (BGR) para realizar el diseño que se presentará en el tercer capítulo. 2.1. Circuito BGR CMOS convencional Para el desarrollo de este capítulo se analizará el circuito de la Figura 2.1.1, el cual permitirá comprender las etapas que permiten la generación de un voltaje de referencia mediante bandgap. Figura 2.1.1. BGR CMOS convencional [6], [25]-[27] (Imagen propia) El circuito es alimentado con 𝑉𝐷𝐷, entonces se polarizan los PMOS, generando dos corrientes iguales en las dos ramas, las cuales están estabilizadas por el amplificador de error, el cual garantiza que la diferencia entre 𝑉1 y 𝑉2 sea mínima (idealmente 𝑉1 = 𝑉2), esto permite que en 𝑅1 se pueda calcular la diferencia de los voltajes emisor-base de los BJT PNP, (1 + 𝑅2 𝑅1 ) determina el factor de amplificación (ganancia del amplificador no inversor) del voltaje emisor-base de 𝑄2 para que Δ𝑉𝐸𝐵 sea prácticamente independiente de la temperatura. El voltaje de salida generado está dado por: 11 𝑉𝑜𝑢𝑡 = 𝑉𝐸𝐵2 + (1 + 𝑅2 𝑅1 ) Δ𝑉𝐸𝐵 (2.1) 𝑉𝑜𝑢𝑡 = 𝑉𝐸𝐵2 + (1 + 𝑅2 𝑅1 ) 𝑘𝑇 𝑞 ln(𝑛) (2.2) 2.1.1. Voltaje CTAT El voltaje emisor-base del transistor 𝑄2 (BJT tipo PNP) se ha conectado cortocircuitando la juntura base-colector NP (ver Figura 2.2), de modo que el transistor funciona como un diodo, esto le permite al transistor bipolar operar en la región activa directa en todo momento. Un BJT en esta configuración tiene un voltaje directo menor que un diodo común, además es menos susceptible a los incrementos en la corriente directa. En el circuito se emplean transistores BJT tipo PNP debido a que generan menos ruido que sus contrapartes NPN. Figura 2.1.2. Voltaje emisor-base, conectado como diodo (Imagen propia) El voltaje emisor-base es CTAT, pues posee un coeficiente de temperatura negativo, es decir, decrece con la temperatura; esto se demostrará a continuación (adaptado de [28]). La ecuación 2.1.1 describe la relación entre el voltaje térmico (𝑉𝑇 = 𝑘𝑇 𝑞 ) y el voltaje emisor-base: 𝑉𝐸𝐵 = 𝑘𝑇 𝑞 ln ( 𝐼𝐶 𝐼𝑆 ) (2.1.1) Donde 𝐼𝐶 es la corriente de colector e 𝐼𝑆 es la corriente de saturación. Esta expresión no está completamente expresada en función de la temperatura. Asumiendo que 𝐼𝐶 tiene variaciones despreciables, 𝐼𝑆 se expresa según la ecuación 2.1.2: 12 𝐼𝑆 = 𝑞𝐴𝐸𝐷𝑛𝑛𝑖 2 𝑁𝐵𝑊𝐵 (2.1.2) Donde: 𝑞 : Es la carga eléctrica del electrón 𝐴𝐸 : Es el área del emisor 𝐷𝑛 : Es el coeficiente de difusión para electrones 𝑛𝑖 : Es la concentración intrínseca de portadores 𝑁𝐵 : Es la concentración base de dopaje 𝑊𝐵 : Es el ancho de la región de emisor De todas estas variables, solamente 𝐷𝑛 y 𝑛𝑖 no son constantes, su dependencia con la temperatura puede ser modelada según: 𝐷𝑛 = 𝑘𝑇 𝑞 𝜇𝑛 = 𝑘𝑇 𝑞 𝐶𝑇−𝑚 (2.1.3) 𝑛𝑖 2 = 𝐷𝑇3𝑒 −( 𝑞𝑉𝐺0 𝑘𝑇 ) (2.1.4) Donde 𝐶 y 𝐷 son constantes, 𝜇𝑛 es la movilidad de los electrones y 𝑉𝐺0 es el valor de energía de banda prohibida del silicio extrapolado linealmente hasta el cero absoluto (0 K). Luego se tiene: 𝐼𝑆 = 𝑞𝐴𝐸 𝑁𝐵𝑊𝐵 ( 𝑘𝑇 𝑞 𝐶𝑇−𝑚) 𝐷𝑇3𝑒 −( 𝑞𝑉𝐺0 𝑘𝑇 ) 𝐼𝑆 = 𝑇𝛾 𝐸 𝑒 −( 𝑞𝑉𝐺0 𝑘𝑇 ) (2.1.5) Se han agrupado todas las constantes en 𝐸, y 𝛾 = 4 − 𝑚. Se reemplaza (2.1.5) en (2.1.1): 𝑉𝐸𝐵 = 𝑘𝑇 𝑞 ln ( 𝐼𝐶𝐸 𝑇𝛾 𝑒 ( 𝑞𝑉𝐺0 𝑘𝑇 ) ) 𝑉𝐸𝐵 = 𝑉𝐺0 + 𝑘𝑇 𝑞 ln ( 𝐼𝐶𝐸 𝑇𝛾 ) (2.1.6) Se calcula la primera derivada con respecto a 𝑇 para hallar su coeficiente de temperatura: 𝜕𝑉𝐸𝐵 𝜕𝑇 | 𝐼𝐶 = 𝑘 𝑞 ln ( 𝐼𝐶𝐸 𝑇𝛾 ) − 𝑘𝑇 𝑞 ln ( 𝑇𝛾 𝐼𝐶𝐸 ) 𝛾𝐼 𝐶 𝐸 𝑇𝛾+1 (2.1.7) La ecuación (2.1.6) se puede escribir como: 13 𝑘 𝑞 ln ( 𝐼𝐶𝐸 𝑇 𝛾 ) = 𝑉𝐸𝐵−𝑉𝐺0 𝑇 (2.1.8) Al reemplazar (2.8) en (2.7), el coeficiente de temperatura se expresa como: 𝜕𝑉𝐸𝐵 𝜕𝑇 | 𝐼𝐶 = 𝑉𝐸𝐵−𝑉𝐺0 𝑇 − 𝛾𝑘 𝑞 (2.1.9) Para valores de típicos de 𝑉𝐸𝐵 = 600 mV, 𝑉𝐺0 = 1.205 V, 𝛾 = 3.2, y T = 300 K, se tiene que: 𝜕𝑉𝐸𝐵 𝜕𝑇 | 𝐼𝐶 = −2.01 mV K − 0.28 mV K ≈ −2 mV/°C El resultado es usualmente expresado como, 𝜕𝑉𝐸𝐵/𝜕𝑇 = −2 mV/°C, valor que es distinto al obtenido en el capítulo 1. Debido a que el coeficiente de temperatura es un valor que depende de 𝐼𝐶, tendrá un valor distinto según el 𝐼𝐶 con el que opere. 2.1.2. Voltaje PTAT Si bien el 𝑉𝐸𝐵 tiene un coeficiente de temperatura negativo, es posible obtener un coeficiente de temperatura positivo a partir de la diferencia de los 𝑉𝐸𝐵 de 𝑄1 y 𝑄2. Figura 2.1.3. Diferencia de los voltajes emisor-base (Imagen propia) Debido al OPAMP, 𝑉1 = 𝑉2 = 𝑉𝐸𝐵1, entonces a partir de (2.1), se calcula el voltaje en 𝑅1: 𝑉𝑅1 = 𝑉𝐸𝐵1 − 𝑉𝐸𝐵2 = 𝑘𝑇 𝑞 ln ( 𝐼𝐶1 𝐼𝑆1 ) − 𝑘𝑇 𝑞 ln ( 𝐼𝐶2 𝐼𝑆2 ) = Δ𝑉𝐸𝐵 (2.1.10) Por las propiedades de los logaritmos: Δ𝑉𝐸𝐵 = 𝑘𝑇 𝑞 ln ( 𝐼𝐶1 𝐼𝑆1 ⋅ 𝐼𝑆2 𝐼𝐶2 ) (2.1.11) 14 Para transistores integrados, la proporción de las corrientes de saturación es igual a la proporción del número de transistores BJT, e igual a la proporción de las áreas de emisores: 𝐼𝑆2 𝐼𝑆1 = 𝑛𝐴𝐸 𝐴𝐸 (2.1.12) Debido a que el circuito se diseña 𝐼𝐶1 = 𝐼𝐶2, entonces se tiene de (2.2.2) y (2.2.3): Δ𝑉𝐸𝐵 = 𝑘𝑇 𝑞 ln(𝑛) 𝜕Δ𝑉𝐸𝐵 𝜕𝑇 | 𝐼𝐶 = 𝑘 𝑞 ln(𝑛) = 86.33 × 10−6 ln(𝑛) V/°C (2.1.13) 2.1.3. Espejo de corriente PMOS Es uno de los elementos más importantes en el circuito, su función es asegurar que 𝐼1 = 𝐼2 y que 𝑉1 = 𝑉2. Esta condición solo es posible para un solo valor de corriente, además el PMOS opera en inversión fuerte (una zona específica de la región de saturación), es decir 𝑉𝑆𝐺 ≫ 0 y 𝑉𝑆𝐺 ≥ |𝑉𝑇𝐻𝑃|. Este espejo de corriente está conformado por 2 transistores PMOS cuyos parámetros son iguales. Figura 2.1.4. Espejo de corriente PMOS (Imagen propia) 15 Los transistores PMOS deben operar en la región de saturación debido a que el valor de 𝐼𝑆𝐷 es casi independiente de las variaciones de 𝑉𝑆𝐷. Figura 2.1.5. 𝐼𝑆𝐷 vs 𝑉𝑆𝐷 (Imagen propia) A continuación, se justificará que 𝐼1 = 𝐼2: La corriente de source-drain (𝐼𝑆𝐷) en inversión fuerte está descrita según la ecuación 2.3.1: 𝐼𝑆𝐷 = 1 2 𝜇𝑃𝐶𝑜𝑥 ′ 𝑊 𝐿 [(𝑉𝑆𝐺 − |𝑉𝑇𝐻𝑃|)2(1 + 𝜆𝑉𝑆𝐷)] (2.1.14) Si se desprecian los efectos de 𝑉𝑆𝐷 y se considera que los parámetros de fabricación 𝜇𝑃, 𝐶𝑜𝑥 ′ y 𝑊 𝐿 son constantes, se tiene que: 𝐼𝑆𝐷1 = 𝐾(𝑉𝑆𝐺1 − |𝑉𝑇𝐻𝑃1|)2 (2.1.15) 𝐼𝑆𝐷2 = 𝐾(𝑉𝑆𝐺2 − |𝑉𝑇𝐻𝑃2|)2 (2.1.16) En el contexto de los MOSFET, existe el denominado voltaje de overdrive (overdrive voltage 𝑉𝑂𝑉), el cual se expresa como: 𝑉𝑂𝑉 = 𝑉𝐺𝑆 − 𝑉𝑇𝐻𝑁 para NMOS y 𝑉𝑂𝑉 = 𝑉𝑆𝐺 − |𝑉𝑇𝐻𝑃| para PMOS. Debido a que los parámetros son iguales: 𝑉𝑇𝐻𝑃1 = 𝑉𝑇𝐻𝑃2 (2.1.17) Además, el espejo se diseña uniendo los terminales gate para obtener: 𝑉𝑆𝐺1 = 𝑉𝑆𝐺2 (2.1.18) Entonces se tiene que: 𝑉𝑆𝐺1 − |𝑉𝑇𝐻𝑃1| = 𝑉𝑆𝐺2 − |𝑉𝑇𝐻𝑃2| = 𝑉𝑂𝑉1 = 𝑉𝑂𝑉2 (2.1.19) Al reemplazar (2.3.6) en (2.3.2) y (2.3.3) 𝐼𝑆𝐷1 = 𝐾(𝑉𝑂𝑉1)2 16 𝐼𝑆𝐷2 = 𝐾(𝑉𝑂𝑉2)2 Por lo tanto: 𝐼𝑆𝐷1 = 𝐼𝑆𝐷2 2.1.4. OPAMP – amplificador de error Este amplificador genera un voltaje basado en la diferencia de 𝑉+ y 𝑉−. El amplificador funciona con un bucle de realimentación. Mientras mayor sea su ganancia, mayor será su estabilidad ante variaciones en el voltaje de alimentación. Figura 2.1.6. Amplificador de error (Imagen propia) Esta configuración está compuesta por: un espejo de corriente 𝑀7 y 𝑀8, un par diferencial 𝑀5 y 𝑀6 y un sumidero de corriente (current sink) 𝑀4, el cual es un análogo de la fuente de corriente, solo que, en vez de suministrar corriente, la extrae. El amplificador de error entrega a los terminales gate un voltaje de referencia (𝑉𝐺) basado en la amplificación de la diferencia de 𝑉1 y 𝑉2 (error), entonces, mientras mayor sea la ganancia del opamp, mayor será la precisión del voltaje de referencia 𝑉𝐺 que genera, el cual está dado por: 𝑉𝐺 = 𝑉𝑜 = 𝐴 ⋅ (|𝑉2 − 𝑉1|) + 𝑉𝐷𝐶 (2.1.20) A continuación, se explicará cómo es que exactamente el amplificador de error logra reducir la diferencia de las corrientes de las ramas y así garantizar una copia de corriente estable. 17 Para ejemplificar esta situación, se asumirá que la copia de corriente ideal se da cuando 𝑉2 = 𝑉1 y 𝑉𝑆𝐺8 = 𝑉𝑆𝐷7 = 0.7 V, en este caso las corrientes en ambas ramas son iguales. Sin embargo, debido a varios factores 𝑉2 y 𝑉1 no son exactamente iguales, por consiguiente, las corrientes en las ramas serán diferentes. Se presentan dos casos: 𝑉2 > 𝑉1 o 𝑉1 > 𝑉2. El aumento de 𝑉2 + ocasiona que 𝑉𝑆𝐺6 aumente, causando que la corriente de la rama izquierda sea mayor que la de la derecha. La disminución de la corriente en la rama derecha (𝐼𝐷𝑒𝑟) ocasiona que 𝑉𝑆𝐷7 disminuya significativamente (Figura 2.5), haciendo que el voltaje de salida del opamp aumente de acuerdo a la ecuación 2.1.20. El caso contrario trae como consecuencia efectos opuestos. Se puede concluir entonces: Si: 𝑉2 > 𝑉1 ↑ 𝐼𝐼𝑧𝑞 ↓ 𝐼𝐷𝑒𝑟 ↓ 𝑉𝑆𝐷7 ↑ 𝑉𝑜 Si: 𝑉2 < 𝑉1 ↓ 𝐼𝐼𝑧𝑞 ↑ 𝐼𝐷𝑒𝑟 ↑ 𝑉𝑆𝐷7 ↓ 𝑉𝑜 Figura 2.1.7. Amplificador de error (Imagen propia) Nota: este es un ejemplo ilustrativo, 0.7 V no es el valor real. 18 2.1.5. Inconvenientes del BGR CMOS convencional • Las resistencias 𝑅2 y 𝑅2 ′ no son iguales, por consiguiente 𝑉𝑆𝐷1 ≠ 𝑉𝑆𝐷2, lo cual de acuerdo a la ecuación (2.3.1) ocasiona que: 𝐼𝑆𝐷1 ≠ 𝐼𝑆𝐷2. Figura 2.1.8. Errores introducidos debido a 𝑅2 ′ ≠ 𝑅2 (Imagen propia) • Voltaje de salida alrededor de 1.2 V debido a que, para mantener un voltaje de referencia estable ante variaciones de la temperatura, los coeficientes empleados no permiten que el rango de dicho voltaje varíe significativamente. • Voltaje de alimentación mayor a 1.2 V 19 2.2. Circuito BGR CMOS de bajo voltaje Figura 2.2.1. BGR CMOS de bajo voltaje. Adaptado de [29] (Imagen propia) Este circuito logra resolver los inconvenientes expuestos en la parte 2.1, está compuesto por los mismos elementos, además de dos modificaciones. En primer lugar 𝑅2 y 𝑅2 ′ fueron trasladadas a los terminales 𝑉2 y 𝑉1 respectivamente, para que 𝑉𝑆𝐷1 = 𝑉𝑆𝐷2, con eso se obtiene mayor precisión en la copia de corriente. Además, se añadió una rama (con un transistor 𝑀3), la cual es una extensión del espejo de corriente, entonces se tiene: 𝑉𝑆𝐺1 = 𝑉𝑆𝐺2 = 𝑉𝑆𝐺3 → 𝐼1 = 𝐼2 = 𝐼3 (2.2.1) En el nodo 𝑉2, por la ley de corrientes de Kirchhoff: 𝐼2 = Δ𝑉𝐸𝐵 𝑅1 + 𝑉𝐸𝐵1 𝑅2 𝐼2 = 1 𝑅2 ( 𝑅2 𝑅1 Δ𝑉𝐸𝐵 + 𝑉𝐸𝐵1) (2.2.2) En la rama de la derecha se tiene que: 𝑉𝑜𝑢𝑡 = 𝐼3𝑅3 = 𝐼2𝑅3 (2.2.3) Finalmente se obtiene que: 𝑉𝑜𝑢𝑡 = 𝑅3 𝑅2 (𝑉𝐸𝐵1 + 𝑅2 𝑅1 𝛥𝑉𝐸𝐵) (2.2.4) 20 𝑉𝑜𝑢𝑡 = 𝑅3 𝑅2 (𝑉𝐸𝐵1 + 𝑅2 𝑅1 𝑘𝑇 𝑞 ln(𝑛)) (2.2.5) Este voltaje de referencia posee un factor 𝑅3 𝑅2 , el cual reduce el voltaje de referencia convencional de 1.2 V a una fracción de este, manteniendo la estabilidad ante la temperatura, pues la corriente PTAT es la corriente que circula por las ramas del espejo de corriente. 2.3. PSRR - Análisis de pequeña señal En esta sección, se analizará en pequeña señal el circuito de la propuesta de solución (Figura 2.2.1) para hallar la relación 𝑣𝑜𝑢𝑡/𝑣𝑑𝑑 . Esta relación compara las variaciones del voltaje de salida respecto a las variaciones en el voltaje de entrada. Previamente se explicarán versiones más simplificadas para comprender cómo varía el voltaje de salida en función de resistores, voltaje de alimentación, parámetros de los transistores, etc. Se irán añadiendo componentes y la complejidad de las ecuaciones obtenidas irá aumentando. Es importante recordar los modelos de pequeña señal de los MOSFET tipo n y tipo p: Figura 2.3.1. NMOS y su modelo de pequeña señal Figura 2.3.2. PMOS y su modelo de pequeña señal 21 2.3.1. Voltaje de referencia con espejo de corriente Esta es la versión más simple del circuito de voltaje de referencia. Se han eliminado varios resistores, los BJT y el amplificador operacional. En la Figura 2.3.3 se observa una fuente de corriente 𝐼0, esta simplificación permite modelar la dependencia que existe entre las variaciones en el voltaje de salida (𝑣𝑜𝑢𝑡) y las variaciones en el voltaje source-gate (𝑣𝑠𝑔). Es importante destacar que 𝑀𝐴 y 𝑀𝐵 conforman un espejo de corriente, en donde 𝑀𝐴 se ha conectado como diodo (los terminales gate y drain se han unido) para que el transistor esté autopolarizado 𝑉𝑆𝐺 = 𝑉𝑆𝐷. Por consiguiente, la corriente 𝐼𝑆𝐷𝐴 depende de 𝑉𝑆𝐺. Figura 2.3.3. Versión simplificada de un circuito de voltaje de referencia A continuación, se presenta el modelo de pequeña señal, en donde se modela la fuente de corriente 𝐼0 como una resistencia 𝑅0. Es de vital importancia recordar que en pequeña señal se hace alusión a las variaciones de las fuentes de voltaje o corriente. Por ejemplo 𝑣𝑑𝑑 no es la fuente de voltaje 𝑉𝐷𝐷, sino las variaciones que se producen en 𝑉𝐷𝐷. Figura 2.3.4. Modelo de pequeña señal del circuito de la Figura 2.9. 22 La fuente de corriente 𝐼0 puede modelarse de dos maneras, tal como se verá a continuación: i) Caso 1: Fuente de corriente ideal 𝐼0 con resistencia infinita 𝑅0 = ∞ → 𝑣𝑠𝑔 = 0 → 𝑔𝑚2𝑣𝑠𝑔 = 0 Figura 2.3.5. Modelo de pequeña señal del caso ideal 𝑣𝑜𝑢𝑡 𝑣𝑑𝑑 = 𝑅 𝑅+𝑟𝑜2 , si 𝑟𝑜2 ≫ 𝑅, entonces 𝑣𝑜𝑢𝑡 𝑣𝑑𝑑 ≈ 0 (2.3.1) Si la fuente de corriente es ideal (impedancia infinita), anula las variaciones producidas por 𝑣𝑠𝑔. ii) Caso 2: Fuente de corriente 𝐼0 con resistencia finita 𝑅0 En la Figura 2.12, debido a que 𝑔𝑚1𝑣𝑠𝑔 se encuentra en los terminales S y G, se puede reemplazar por una resistencia de valor 1/𝑔𝑚1. Figura 2.3.6. Modelo de pequeña señal del caso real (resistencia finita) 𝑣𝑠𝑔 𝑣𝑑𝑑 = 𝑟𝑜1∥𝑔𝑚1 𝑅0+𝑟𝑜1∥𝑔𝑚1 = 𝑟𝑜1 1+𝑔𝑚1𝑟𝑜1 𝑅0+ 𝑟𝑜1 1+𝑔𝑚1𝑟𝑜1 23 Si 𝑔𝑚1𝑟𝑜1 ≫ 1, entonces: 𝑣𝑠𝑔 𝑣𝑑𝑑 = 1 𝑔𝑚1 𝑅0+ 1 𝑔𝑚1 = 1 1+𝑔𝑚1𝑅0 = 𝛼 (2.3.2) 𝑣𝑠𝑔 = 𝛼𝑣𝑑𝑑 Por la Ley de Corrientes de Kirchhoff (nodo D): 𝑣𝑜𝑢𝑡 𝑅 = 𝑔 𝑚2 𝑣𝑠𝑔 + 𝑣𝑑𝑑−𝑣𝑜𝑢𝑡 𝑟𝑜2 (2.3.3) 𝑣𝑜𝑢𝑡 ( 1 𝑅 + 1 𝑟𝑜2 ) = 𝑔𝑚2𝛼𝑣𝑑𝑑 + 𝑣𝑑𝑑 𝑟𝑜2 𝑣𝑜𝑢𝑡 𝑣𝑑𝑑 = 𝑔 𝑚2 (𝑅 ∥ 𝑟𝑜2) ( 1 1+𝑔𝑚1𝑅0 ) + 𝑅 𝑅+𝑟𝑜2 (2.3.4) Se concluye que para las variaciones producidas por 𝑣𝑠𝑔 sean mínimas, se requiere que la fuente de corriente 𝐼0 tenga una resistencia 𝑅0 cuyo valor sea muy alto. 2.3.2. Voltaje de referencia con opamp (amplificador de error) En esta sección se analizará 𝑣𝑜𝑢𝑡/𝑣𝑑𝑑 en el circuito de la propuesta de solución. En la figura 2.3.7 se observa la equivalencia en pequeña señal del circuito de la propuesta de solución. Figura 2.3.7. Modelo de pequeña señal del circuito completo 24 Figura 2.3.8. Modelo de pequeña señal, efectos del opamp. Las variaciones de corriente 𝑖, están dadas por: 𝑖 = 𝑔𝑚(𝑣𝑔𝑠) (2.3.5) 𝑖 = 𝑔𝑚(𝑣𝑑𝑑 − 𝐴𝑣𝑑𝑖𝑓) 𝑣𝑑𝑖𝑓 = 𝑖(𝑅2 − 𝑅1) (2.3.6) 𝑣𝑑𝑖𝑓 = 𝑔𝑚(𝑣𝑑𝑑 − 𝐴𝑣𝑑𝑖𝑓)(𝑅2 − 𝑅1) 𝑣𝑑𝑖𝑓(1 + 𝐴𝑔𝑚(𝑅2 − 𝑅1)) = 𝑔𝑚(𝑅2 − 𝑅1)𝑣𝑑𝑑 𝑣𝑑𝑖𝑓 𝑣𝑑𝑑 = 𝑔𝑚(𝑅2−𝑅1) 1+𝐴𝑔𝑚(𝑅2−𝑅1) (2.3.7) 𝑣𝑑𝑖𝑓 = 𝑔𝑚(𝑅2−𝑅1) 1+𝐴𝑔𝑚(𝑅2−𝑅1) 𝑣𝑑𝑑 𝑣𝑠𝑔 = 𝑣𝑑𝑑 − 𝐴𝑣𝑑𝑖𝑓 (2.3.8) 𝑣𝑠𝑔 = 𝑣𝑑𝑑 − 𝐴𝑔𝑚(𝑅2−𝑅1) 1+𝐴𝑔𝑚(𝑅2−𝑅1) 𝑣𝑑𝑑 𝑣𝑠𝑔 = 𝑣𝑑𝑑 [1 − 𝐴𝑔𝑚(𝑅2−𝑅1) 1+𝐴𝑔𝑚(𝑅2−𝑅1) ] 𝑣𝑠𝑔 𝑣𝑑𝑑 = 1 1+𝐴𝑔𝑚(𝑅2−𝑅1) (2.3.9) Si 𝐴 ≫ 1, entonces: 25 𝑣𝑠𝑔 𝑣𝑑𝑑 ≈ 1 𝐴𝑔𝑚(𝑅2−𝑅1) = 1 𝑔𝑚(𝑅2−𝑅1) 𝐴 = 𝛼 (2.3.10) 𝑣𝑠𝑔 = 𝛼𝑣𝑑𝑑 Se comparan las expresiones obtenidas para 𝛼: Antes: 𝛼 = 1 1+𝑔 𝑚1 𝑅 0 Ahora: 𝛼 = 1 𝑔𝑚(𝑅2−𝑅1) 𝐴 Por lo tanto, debido al opamp, el valor del nuevo 𝛼 es al menos 𝐴 veces menor que cuando solamente se emplea una fuente de corriente. Ahora se modela en pequeña señal la rama del transistor 𝑀3 Figura 2.3.9. Modelo de pequeña señal, efectos del opamp. Por la Ley de Corrientes de Kirchhoff: (Nodo D) 𝑣𝑜𝑢𝑡 𝑅3 = 𝑔 𝑚3 𝑣𝑠𝑔 + 𝑣𝑑𝑑−𝑣𝑜𝑢𝑡 𝑟𝑜3 (2.3.3) 𝑣𝑜𝑢𝑡 ( 1 𝑅3 + 1 𝑟𝑜3 ) = 𝑔𝑚2𝛼𝑣𝑑𝑑 + 𝑣𝑑𝑑 𝑟𝑜2 𝑣𝑜𝑢𝑡 𝑣𝑑𝑑 = 𝑔 𝑚3 (𝑅3 ∥ 𝑟𝑜3)𝛼 + 𝑅3 𝑅3+𝑟𝑜3 (2.3.11) 𝑣𝑜𝑢𝑡 𝑣𝑑𝑑 = 𝑔 𝑚3 (𝑅3 ∥ 𝑟𝑜3) ( 1 𝐴𝑔𝑚(𝑅2−𝑅1) ) + 𝑅3 𝑅3+𝑟𝑜3 (2.3.12) 26 Es necesario aclarar que la ganancia del opamp varía con la frecuencia, pues se comporta como un filtro pasabajos. A altas frecuencias la ganancia del opamp disminuye, por consiguiente, su capacidad de reducir el ruido y variaciones del voltaje de alimentación disminuyen. Por otro lado, se ha modelado el opamp como un amplificador ideal, sin embargo, el opamp también es susceptible a las variaciones de 𝑉𝑑𝑑. En consecuencia, el opamp también tiene un PSRR asociado, es decir, 𝑣𝑜𝑢𝑡 tiene una componente que depende de 𝑣𝑑𝑑. Recordar de que el opamp entrega un voltaje 𝑉𝐺 a los terminales gate de los transistores 𝑀1, 𝑀2 y 𝑀3. Por consiguiente, las variaciones en 𝑉𝐺 se denotan como 𝑣𝑔. Figura 2.3.10. amplificador de error Entonces las variaciones en la salida del opamp se expresan como: 𝑣𝑔 = 𝐴𝑣𝑑𝑖𝑓 + 𝐵𝑣𝑑𝑑 (2.3.13) 𝑣𝑠𝑔 = 𝑣𝑑𝑑 − 𝑣𝑔 (2.3.14) Esto a su vez ocasiona variaciones en las corrientes 𝐼1, 𝐼2 e 𝐼3, las cuales se denotan con la letra i. Entonces se tiene: 𝑖 = 𝑔𝑚(𝑣𝑑𝑑 − 𝑣𝑔) (2.3.15) 𝑣𝑑𝑖𝑓 = 𝑖(𝑅𝐵 − 𝑅𝐴) (2.3.16) 𝑣𝑑𝑖𝑓 = (𝑅𝐵 − 𝑅𝐴)𝑔𝑚(𝑣𝑑𝑑 − 𝑣𝑔) (2.3.17) Reemplazando 2.3.17 en 2.3.13: 𝑣𝑔 = 𝐴(𝑅𝐵 − 𝑅𝐴)𝑔𝑚(𝑣𝑑𝑑 − 𝑣𝑔) + 𝐵𝑣𝑑𝑑 𝑣𝑑𝑑 − 𝑣𝑠𝑔 = 𝐴(𝑅𝐵 − 𝑅𝐴)𝑔𝑚𝑣𝑠𝑔 + 𝐵𝑣𝑑𝑑 𝑣𝑑𝑑(1 − 𝐵) = [1 + 𝐴𝑔𝑚(𝑅𝐵 − 𝑅𝐴)]𝑣𝑠𝑔 27 𝑣𝑠𝑔 𝑣𝑑𝑑 = 1−𝐵 1+𝐴𝑔𝑚(𝑅𝐵−𝑅𝐴) = 𝛼 (2.3.18) Por lo tanto, el factor de rechazo a la fuente de alimentación (PSRR) está dado por: 𝑣𝑜𝑢𝑡 𝑣𝑑𝑑 = 𝑔 𝑚3 (𝑅3 ∥ 𝑟𝑜3)𝛼 + 𝑅3 𝑅3+𝑟𝑜3 𝑣𝑜𝑢𝑡 𝑣𝑑𝑑 = 𝑔 𝑚3 (𝑅3 ∥ 𝑟𝑜3) ( 1−𝐵 1+𝐴𝑔𝑚(𝑅𝐵−𝑅𝐴) ) + 𝑅3 𝑅3+𝑟𝑜3 (2.3.19) 2.3.3. PSRR del amplificador operacional Se desarrollará el modelo en pequeña señal del amplificador operacional, para determinar su susceptibilidad a las variaciones en 𝑉𝐷𝐷. Figura 2.3.11. Amplificador de error Para este desarrollo se están despreciando las variaciones producidas por 𝑉𝐺𝑆 en los transistores 𝑀5 y 𝑀6. Asímismo, se está asumiendo que 𝑀7 = 𝑀8, 𝑀5 = 𝑀6 y que 𝑟𝑜4 se puede expresar equivalentemente como 28 Figura 2.3.12. Modelo de pequeña señal del amplificador de error 𝑣𝑠𝑔8 = 1 1+𝑔𝑚8(𝑟𝑜6+2𝑟𝑜4) 𝑣𝑑𝑑 (2.3.20) Aplicando la Ley de corrientes de Kirchhoff 𝑣𝑑𝑑−𝑣𝑜𝑢𝑡 𝑟𝑜7 + 𝑣𝑠𝑔8𝑔 𝑚7 = 𝑣𝑜𝑢𝑡 (𝑟𝑜5+2𝑟𝑜4) (2.3.21) 𝑣𝑑𝑑 [ 1 𝑟𝑜7 + 𝑔𝑚7 1+𝑔𝑚8(𝑟𝑜6+2𝑟𝑜4) ] = 𝑣𝑜𝑢𝑡 [ 1 𝑟𝑜2 + 1 (𝑟𝑜5+2𝑟𝑜4) ] 𝑣𝑜𝑢𝑡 𝑣𝑑𝑑 = [ 1 𝑟𝑜2 + 𝑔𝑚7 1+𝑔𝑚8(𝑟𝑜6+2𝑟𝑜4) ] [ 1 𝑟𝑜2 + 1 (𝑟𝑜5+2𝑟𝑜4) ] = 𝐵 (2.3.22) La expresión B tiende a 1 si 𝑟𝑜4, 𝑟𝑜5 o 𝑟𝑜6 son valores grandes. Para que el amplificador operacional tenga ramas simétricas, se debe cumplir que: 𝑟𝑜5 = 𝑟𝑜6, 𝑟𝑜7 = 𝑟𝑜8 y 𝑔𝑚7 = 𝑔𝑚8. Por lo tanto, si 𝐵 → 1, entonces la ecuación 2.3.19 tiende a ser ideal, tal como la ecuación 2.3.1 𝑣𝑜𝑢𝑡 𝑣𝑑𝑑 = 𝑔 𝑚3 (𝑅3 ∥ 𝑟𝑜3) ( 1−𝐵 1+𝐴𝑔𝑚(𝑅𝐵−𝑅𝐴) ) + 𝑅3 𝑅3+𝑟𝑜3 𝑣𝑜𝑢𝑡 𝑣𝑑𝑑 = 𝑅3 𝑅3+𝑟𝑜3 (2.3.23) 29 Conclusiones • Es necesario diseñar un circuito de voltaje de referencia con voltaje de alimentación inferior a 1.2 V para que pueda funcionar en aplicaciones que operan a dicho voltaje. • Los trabajos revisados en el estado del arte muestran que la independencia ante la temperatura puede lograrse mediante múltiples métodos, aprovechando los diversos modelos matemáticos de los componentes que dependen de la temperatura. • El uso de un amplificador operacional es indispensable para maximizar el rechazo a las variaciones en 𝑉𝐷𝐷. • La precisión del voltaje de referencia es proporcional a la complejidad del circuito • El voltaje de referencia entregado, la potencia consumida y el área del circuito dependen de la aplicación a la que esté destinado el circuito. • El layout es un factor importante en el diseño, pues una distribución errada de componentes podría afectar el funcionamiento del circuito. 30 Recomendaciones y trabajos futuros • En los circuitos de voltaje de referencia también son necesarios circuitos de start-up y polarización por replica, elementos que se sugiere estudiar para obtener buenos resultados en el diseño y simulación del circuito. • Para un estudio riguroso, se sugiere llevar a cabo un análisis de ruido del circuito, considerando principalmente el ruido blanco. • Si se utiliza una topología similar a la expuesta, se debe analizar y elegir la proporción del número de transistores bipolares, a fin de optimizar la expresión del voltaje de referencia, minimizando la amplificación del offset. • Para el diseño del circuito es indispensable el uso de un software que permita simular circuitos a nivel de microelectrónica, dado que la simulación considera modelos mucho más precisos que los que pueden utilizarse para los cálculos teóricos. 31 Referencias [1] Z. K. Zhou et al., “A Resistorless High-Precision Compensated CMOS Bandgap Voltage Reference,” IEEE Trans. Circuits Syst. I Regul. Pap., vol. 66, no. 1, pp. 428–437, 2019, doi: 10.1109/TCSI.2018.2857821. [2] Y. H. Lam and W. H. Ki, “CMOS bandgap references with self-biased symmetrically matched current-voltage mirror and extension of sub-1-V design,” IEEE Trans. Very Large Scale Integr. Syst., vol. 18, no. 6, pp. 857–865, 2010, doi: 10.1109/TVLSI.2009.2016204. [3] S. K. Wadhwa and N. Chaudhry, “High Accuracy, Multi-output Bandgap Reference Circuit in 16nm FinFet,” Proc. - 2017 30th Int. Conf. VLSI Des. 2017 16th Int. Conf. Embed. Syst. VLSID 2017, no. 2, pp. 259–262, 2017, doi: 10.1109/VLSID.2017.52. [4] K. C. Thushara and S. K. Daniel, “Design of 5.9ppm/°C piecewise curve rectified start-up free bandgap voltage reference in 180nm CMOS process,” 2018 Int. Conf. Emerg. Trends Innov. Eng. Technol. Res. ICETIETR 2018, no. 2, pp. 6–10, 2018, doi: 10.1109/ICETIETR.2018.8529142. [5] A. Shrivastava, A. Kaur, and M. Sarkar, “A 1.2 V, 33 ppm/°C, 40 nW, regeneration based BGR circuit for nanowatt CMOS LSIs,” Proc. - Int. SoC Des. Conf. 2017, ISOCC 2017, no. 4, pp. 111–112, 2018, doi: 10.1109/ISOCC.2017.8368794. [6] B. Razavi, “The Bandgap Reference [A Circuit for All Seasons],” IEEE Solid-State Circuits Mag., vol. 8, no. 3, pp. 9–12, 2016, doi: 10.1109/MSSC.2016.2577978. [7] M. C. Lee and S. Q. Hong, “Design and implementation of a voltage-controlled oscillator with bandgap voltage reference source and temperature sensing,” Proc. 2017 Int. Conf. Green Energy Appl. ICGEA 2017, pp. 39–45, 2017, doi: 10.1109/ICGEA.2017.7925452. [8] “Understanding the Temperature Coefficient of a Voltage Reference - Technical Articles.” https://www.allaboutcircuits.com/technical-articles/understanding-the-temperature- coefficient-of-a-voltage-reference/ (accessed May 14, 2020). [9] C. B. R. Circuits, Y. Huang, S. Member, L. Zhu, S. Member, and F. Kong, “BiCMOS- Based Compensation: Toward Fully,” vol. 65, no. 4, pp. 1210–1223, 2018. [10] B. Ma and F. Yu, “A Novel 1.2–V 4.5-ppm/°C Curvature-Compensated CMOS Bandgap Reference,” vol. 61, no. 4, pp. 1026–1035, 2014. [11] K. K. Lee, T. S. Lande, and P. D. Hafliger, “A Sub-μW bandgap reference circuit with an inherent curvature-compensation property,” IEEE Trans. Circuits Syst. I Regul. Pap., vol. 62, no. 1, pp. 1–9, 2015, doi: 10.1109/TCSI.2014.2340553. [12] H. M. Chen, C. C. Lee, S. H. Jheng, W. C. Chen, and B. Y. Lee, “A Sub-1 ppm/°C Precision Bandgap Reference with Adjusted-Temperature-Curvature Compensation,” IEEE Trans. Circuits Syst. I Regul. Pap., vol. 64, no. 6, pp. 1308–1317, 2017, doi: 10.1109/TCSI.2017.2658186. 32 [13] A. C. T. Coefficient, J. Jiang, W. Shu, J. S. Chang, and S. Member, “A 5.6 ppm/°C Temperature Coefficient, 87-dB PSRR, Sub-1-V Voltage Reference in 65-nm CMOS Exploiting the Zero- Temperature-Coefficient Point,” vol. 52, no. 3, pp. 623–633, 2017. [14] R. J. Widlar, “New developments in ic voltage regulators,” IEEE J. Solid-State Circuits, vol. 6, no. 1, pp. 2–7, 1971, doi: 10.1109/JSSC.1971.1050151. [15] K. E. Kuijk, "A precision reference voltage source," in IEEE Journal of Solid-State Circuits, vol. 8, no. 3, pp. 222-226, June 1973, doi: 10.1109/JSSC.1973.1050378. [16] A. Brokaw, "A simple three-terminal IC bandgap reference," 1974 IEEE International Solid-State Circuits Conference. Digest of Technical Papers, Philadelphia, PA, USA, 1974, pp. 188-189, doi: 10.1109/ISSCC.1974.1155346. [17] B. L. Hunter and W. E. Matthews, “A ± 3 ppm/°C Single-Trim Switched Capacitor Bandgap Reference for Battery Monitoring Applications,” IEEE Trans. Circuits Syst. I Regul. Pap., vol. 64, no. 4, pp. 777–786, 2017, doi: 10.1109/TCSI.2016.2621725. [18] K. Jaafar, N. Kamal, and M. Bin Ibne, “Resistorless self-biased curvature compensated sub- 1V CMOS bandgap reference,” no. 1, pp. 14–16, 2016. [19] K. J. Singh, R. Mehra, and V. Hande, “Ultra Low Power, Trimless and Resistor-less Bandgap Voltage Reference,” in 2018 13th International Conference on Industrial and Information Systems, ICIIS 2018 - Proceedings, Jul. 2018, pp. 292–296, doi: 10.1109/ICIINFS.2018.8721310. [20] Y. Chen, X. Tan, B. Yu, C. Li, and Y. Guo, “A new all-in-one bandgap reference and robust zero temperature coefficient (TC) point current reference circuit,” Proc. Int. Conf. ASIC, vol. 2017-October, pp. 541–544, 2017, doi: 10.1109/ASICON.2017.8252532. [21] Z. Luo, Y. Lu, and R. P. Martins, “0.45-V 5.4-nW switched-capacitor bandgap reference with intermittent operation and improved supply immunity,” Electron. Lett., vol. 54, no. 20, pp. 1154–1156, 2018, doi: 10.1049/el.2018.5524. [22] P. Toledo et al., “A 0.3–1.2 V Schottky-Based CMOS ZTC Voltage Reference,” vol. 66, no. 10, pp. 1663–1667, 2019. [23] Y. Wenger and B. Meinerzhagen, “Low-voltage current and voltage reference design based on the MOSFET ZTC Effect,” IEEE Trans. Circuits Syst. I Regul. Pap., vol. 66, no. 9, pp. 3445–3456, 2019, doi: 10.1109/TCSI.2019.2925266. [24] D. Talewad, A. V. Nandi, and B. M. Vaishail, “Design and implementation of BiCMOS based low temperature coefficient bandgap reference using 130nm technology,” NUiCONE 2015 - 5th Nirma Univ. Int. Conf. Eng., pp. 0–5, 2016, doi: 10.1109/NUICONE.2015.7449637. [25] R. Gregorian, G. A. Wegner, and W. E. Nicholson, “An Integrated Single-Chip PCM Voice Codec with Filters,” IEEE J. Solid-State Circuits, vol. 16, no. 4, pp. 322–333, 1981, doi: 10.1109/JSSC.1981.1051596. 33 [26] P. K. T. Mok and K. N. Leung, “Design considerations of recent advanced low-voltage low- temperature- coefficient CMOS bandgap voltage reference,” Proc. Cust. Integr. Circuits Conf., no. 29, pp. 635–642, 2004, doi: 10.1109/cicc.2004.1358907. [27] L. L. G. Vermaas, C. R. T. De Mori, R. L. Moreno, A. M. Pereira, and E. Charry R., “A bandgap voltage reference using digital CMOS process,” in Proceedings of the IEEE International Conference on Electronics, Circuits, and Systems, 1998, vol. 2, pp. 303–306, doi: 10.1109/ICECS.1998.814886. [28] Paul R. Gray and Robert G. Meyer. Analysis and Design of Analog Integrated Circuits. Wiley, New York, 1993. [29] H. Banba et al., "A CMOS bandgap reference circuit with sub-1-V operation," in IEEE Journal of Solid-State Circuits, vol. 34, no. 5, pp. 670-674, May 1999, doi: 10.1109/4.760378. [30] X. Xinpeng, W. Zhihua, and L. Dongmei, “A low voltage high precision CMOS bandgap reference,” 25th Norchip Conf. NORCHIP, vol. 00, no. 60475018, pp. 7–10, 2007, doi: 10.1109/NORCHP.2007.4481079. [31] P. K. T. Mok and K. N. Leung, “Design considerations of recent advanced low-voltage low- temperature- coefficient CMOS bandgap voltage reference,” Proc. Cust. Integr. Circuits Conf., no. 29, pp. 635–642, 2004, doi: 10.1109/cicc.2004.1358907. [32] L. Que, D. Min, L. Wei, Y. Zhou, and J. Lv, “A high PSRR bandgap voltage reference with piecewise compensation,” Microelectronics J., vol. 95, no. November 2019, p. 104660, 2020, doi: 10.1016/j.mejo.2019.104660.